基于VLIW处理器的高性能数据通道设计及其VLSI实现

基于VLIW处理器的高性能数据通道设计及其VLSI实现杨焱;侯朝焕
【期刊名称】《电子学报》
【年(卷),期】2003(031)011
【摘要】本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构,通过独特的微码结构,十分方便地得到了具有可配置特征的高速数据通道的控制模型,模型能有效地改善系统扩展所需要的灵活性,适合构建高性能的媒体处理器阵列.运用VHDL语言实现的硬件设计通过了系统仿真.100MHz时钟频率下的最大数据吞吐率可达1.28Gbit/s.
【总页数】4页(P1667-1670)
【作者】杨焱;侯朝焕
【作者单位】中国科学院研究生院,中国科学院声学所,北京,100080;中国科学院研究生院,中国科学院声学所,北京,100080
【正文语种】中文
【中图分类】TP333
【相关文献】
1.基于程序特征分析的流处理器VLIW压缩技术与解压实现 [J], 管茂林;何义;杨乾明;张春元
2.基于FPGA的高性能卫星导航抗干扰处理器设计与实现 [J], 马忠志;张荣兵;刘红
3.基于龙芯3A2000处理器的高性能Goto BLAS库的实现 [J], 张华亮;黄启印;吴少校
4.基于TTA的异步微处理器设计及其VLSI实现 [J], 石伟;陈芳园;王志英;任洪广;苏博;王友瑞;陆洪毅
5.基于无冲突访存规则的高性能FFT处理器的设计与实现 [J], 徐礼晗;景佳;许丁鸿;宋宇鲲
因版权原因，仅展示原文概要，查看原文内容请购买。