锁相环原理应用

锁相环基本原理
一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，
Ud = Kd (θi –θo) U F = Ud F （s ）
θi
θo
图1
鉴相器（PD ）鉴相器用来鉴别输入信号Ui 与输出信号Uo 之间的相位差 ，并输出误差电压Ud 。

Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO ）的控制电压Uc 。

Uc 作用于压控振荡器的结果是把它的输出振荡频率f 。

拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。

维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。

20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。

60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。

具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。

构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。

异或门的逻辑真值表示于表1，图2是逻辑符号图。

表1 图2
从表1可知，如果输入端A 和B 分别送 2π
入占空比为50%的信号波形，则当两者
存在相位差∆θ时，输出端F 的波形的 占空比与∆θ有关，见图3。

将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与∆θ有关，这样，我
们就可以利用异或门来进行相位到电压 ∆θ
的转换，构成相位检出电路。

于是经积 图3
F O o U K dt
d =θV
PD LP F VC O Ui Uo A
B
F __F = A B + A B F B A
分器积分后的平均值（直流分量）为：U
U = Vdd * ∆θ/ π(1) Vcc
不同的∆θ，有不同的直流分量Vd。

∆θ与V的关系可用图4来描述。

从图中可知，两者呈简单线形关1/2Vcc
系：
Ud = Kd *∆θ(2)
1/2ππ∆θKd 为鉴相灵敏度图。