数字电路课程设计数字时钟
[数电课程设计数字电子时钟的实现] 电子时钟课程设计
![[数电课程设计数字电子时钟的实现] 电子时钟课程设计](https://img.taocdn.com/s3/m/09fa58d0af45b307e9719786.png)
[数电课程设计数字电子时钟的实现] 电子时钟课程设计课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。
诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。
功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。
通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。
通过仿真过程也进一步学会了Multisim7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述············································3第2章课程设计任务及要求·······························42.1设计任务············································42.2设计要求············································4第3章系统设计··········································63.1方案论证············································63.2系统设计············································63.2.1结构框图及说明·································63.2.2系统原理图及工作原理···························73.3单元电路设计········································83.3.1单元电路工作原理·······························83.3.2元件参数选择···································14第4章软件仿真·········································154.1仿真电路图··········································154.2仿真过程············································164.3仿真结果············································16第5章安装调试··········································175.1安装调试过程········································175.2故障分析············································17第6章结论···············································18第7章使用仪器设备清单··································19参考文献·················································19收获、体会和建议·········································20第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。
数字电路数字时钟课程实验报告
数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
数字电路课程设计数字时钟实现
应用科技学院《电子技术课程设计报告》设计题目：数字钟的设计与制作专业班级：13级《物联网工程》2班姓名：白雪王贞张莹学号：068 108 131指导老师：刘烨时间：2015年5月15日~ 2015年 5 月30日地点：四教4414实验室摘要：数字时钟是一种用数字电路技术实现秒﹑分﹑时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。
小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课程设计要用通过简单的逻辑芯片实现数字时钟。
要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用14位二进制计数器CC4060芯片、7双BCD同步加计数器CD4518芯片、十进制加计数器/7段译码器CD4033芯片等连接成60和12进制的计数器,再通过七段数码管显示，构成了简单数字时钟。
关键词：数字时钟；555芯片；计数器；数码管1设计目的 (4)1.1设计指标 (4)2课程设计任务及要求 (4)2.1 设计任务 (4)2.2 设计要求 (4)3系统设计 (4)3.1 设计思路 (4)3.2 系统设计 (5)3.2.1 原理图及说明 (5)3.2.2 具体设计 (6)3.2.2.1.小时计时电路 (6)3.2.2.2.分钟计时电路 (6)3.2.2.3.秒钟计时电路 (6)3.2.2.4.手动时间校准电路的设计 (6)3.2.2.5.光敏电阻的设计 (6)4 主要元器件的介绍 (7)4.1 40161------4位二进制同步计数器（有预置端，异步清除） (7)4.2 CD40106 (7)4.3 CD4009 (8)5 电路板的安装与测试 (8)1设计目的数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
数字电子钟课程设计
一、教学内容
本节“数字电子钟课程设计”依据《电子技术》教材第九章“数字电路应用”的内容进行设计。主要内容包括：
1.数字电子钟的原理与设计：介绍数字电子钟的基本工作原理，引导学生了解时钟信号的产生、分频电路、计数器、显示电路等组成部分。
2. 555定时器应用：讲解555定时器在数字电子钟中的作用，如如何产生稳定的时钟信号。
21.信息技术应用：教授学生如何利用现代信息技术，如互联网资源、在线仿真工具等，来辅助学习和解决实际问题，提高学生的信息素养。
22.教学反馈收集：在课程结束后，收集学生对课程内容、教学方式、实践环节等方面的反馈，以利于教师不断优化教学方法和提升教学质量。
6.实际制作与测试：引导学生动手制作数字电子钟，并进行功能测试与优化。
2、教学பைடு நூலகம்容
7.电路优化与改进：探讨如何优化电子钟电路设计，包括降低功耗、提高显示清晰度、增强电路稳定性等方面。
8.故障分析与排除：分析数字电子钟可能出现的常见故障，如显示错误、计时不准确等，并教授相应的排查与解决方法。
9.创新设计：鼓励学生对电子钟进行创新设计，如增加闹钟功能、温度显示、定时开关等，提升学生的创新能力和实践能力。
13.成果展示与评价：组织学生进行成果展示，相互评价，培养学生表达能力和批判性思维，同时教师给予总结性评价和反馈。
14.知识拓展：介绍数字电子钟在生活中的应用，以及电子时钟的最新技术发展，激发学生对电子技术领域的兴趣和探索欲。
4、教学内容
15.实践技能培养：通过实际操作，加强学生对电子元器件的识别与使用、焊接技术、电路布局与布线等实践技能的掌握。
10.课程总结：对本章内容进行回顾，强调数字电子钟各部分电路的联系与作用，巩固学生的理论知识，提升实际操作技能。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。
eda课程设计数字钟
eda课程设计 数字钟。
一、课程目标知识目标：1. 让学生理解数字时钟的基本原理，掌握数字时钟电路的设计方法。
2. 使学生掌握EDA工具的使用，学会利用工具进行电路设计、仿真和调试。
3. 帮助学生了解数字时钟中各个模块的功能和相互关系。
技能目标：1. 培养学生运用EDA工具进行数字电路设计的能力。
2. 培养学生分析问题、解决问题的能力，能够根据实际需求设计简单的数字时钟电路。
3. 提高学生的动手实践能力，学会使用相关仪器设备进行电路调试。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和探索精神。
2. 培养学生良好的团队协作精神，学会与他人共同解决问题。
3. 培养学生严谨的科学态度和勤奋刻苦的学习精神。
课程性质：本课程为实践性课程，旨在通过数字时钟电路设计，提高学生的电子设计能力。
学生特点：学生具备一定的电子基础知识，对EDA工具感兴趣，但动手实践能力有待提高。
教学要求：注重理论与实践相结合，充分调动学生的积极性，引导学生主动参与教学活动，提高学生的实践能力。
教学过程中，注重培养学生的团队合作精神和创新能力，为学生的未来发展奠定基础。
通过本课程的学习，使学生能够具备独立设计、制作和调试数字时钟电路的能力。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. 数字时钟原理：讲解数字时钟的基本原理，分析数字时钟的各个模块功能，如秒脉冲发生器、计数器、显示驱动等。
2. EDA工具使用：介绍EDA工具的基本操作，如原理图绘制、电路仿真、PCB设计等，使学生掌握使用EDA工具进行数字电路设计的方法。
3. 数字时钟电路设计：根据实际需求，制定数字时钟设计方案，包括选择合适的元器件、绘制原理图、编写程序等。
4. 电路仿真与调试：指导学生利用EDA工具进行电路仿真，分析电路性能，优化设计方案；并进行实际电路搭建与调试，培养学生的动手实践能力。
教学大纲安排如下：1. 第一周：数字时钟原理学习，熟悉各个模块功能。
数电课程设计数字电子钟报告
数字电子技术课程设计报告题目：数字钟的设计与制作时间：09-10学年第二学期18-19周院校：武汉纺织大学班级：测控081组员：夏亦冰李艳飞田传雪吴哲伦数字电子技术课程设计报告一．设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二．实现功能1．要求内容1）时以24为周期2）分和秒以60为周期3）能显示时、分、秒4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间2. 发挥内容1）星期的显示2）计时过程具有报时功能三．元器件1．洞洞板2块2．0.47uF电容1个3．100nF电容1个4．共阴八段数码管7个5．网络线10米6．CD4511集成块7块7．CD4060集成块1块8．74HC390集成块4块9．74HC51集成块1块10．74HC00集成块4块11．74HC30集成块1块12．10MΩ电阻5个13．74HC00集成块4块14．L7805三端稳压管1个15．30pF瓷片电容2个16．9V电池1块17．单刀双掷开关2个18．单刀单置开关1个19．74HC10集成块1块各个芯片引脚图1．CD74HC3902．L7805稳压管3．CD4060 4．CD4511 5．74HC10 6．74HC307．74HC518．74HC00四、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
数电课程设计数字钟的设计
数电课程设计数字钟的设计数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录1设计的目的及任务 (3)1．1课程设计的目的...............................................（3）1．2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。
stm32数字时钟课程设计
stm32数字时钟课程设计一、课程目标知识目标：1. 学生能理解STM32的内部时钟结构和定时器工作原理；2. 学生能掌握利用STM32设计数字时钟的基本步骤和方法；3. 学生能了解数字时钟的显示原理，并掌握与STM32定时器相结合的编程技巧；4. 学生能解释数字时钟在实际应用中的重要性。
技能目标：1. 学生能运用C语言进行STM32定时器的编程；2. 学生能通过调试工具解决数字时钟编程中的问题；3. 学生能设计并实现一个具有基本功能的数字时钟，包括时、分、秒显示和闹钟功能；4. 学生能对所设计的数字时钟进行测试和优化。
情感态度价值观目标：1. 学生培养对电子制作的兴趣，增强实践操作的自信心；2. 学生培养团队协作意识，学会在项目中相互沟通、共同解决问题；3. 学生通过数字时钟设计，认识到技术与生活的紧密联系，激发创新意识；4. 学生培养严谨的科学态度，注重实验数据的准确性和程序的可维护性。
二、教学内容1. STM32内部时钟结构：介绍STM32的时钟树，讲解时钟源、时钟分频、时钟使能等概念，为学生设计数字时钟提供基础理论知识。
2. 定时器工作原理：详细讲解STM32定时器的工作原理，包括计数器、预分频器、自动重装载寄存器等组成部分，使学生了解定时器在数字时钟中的作用。
3. C语言编程：回顾与定时器编程相关的C语言知识，包括数据类型、运算符、控制语句等，为编写数字时钟程序打下基础。
4. 数字时钟设计步骤：按照以下步骤组织教学内容：a. 硬件设计：讲解如何使用STM32最小系统板，选择合适的显示屏和驱动芯片，连接电路；b. 软件设计：介绍定时器初始化、中断处理、时间计算等编程方法；c. 程序调试：指导学生使用调试工具，如Keil、ST-Link等，进行程序调试；d. 测试与优化：要求学生完成数字时钟设计后进行功能测试，并根据测试结果进行优化。
5. 教材章节关联：教学内容与教材第3章“STM32定时器”和第5章“STM32中断与事件”相关，结合实例进行讲解，使学生更好地掌握相关知识。
eda课程设计数字时钟
eda课程设计 数字时钟一、课程目标知识目标：1. 学生能理解数字时钟的基本概念和原理，掌握数字时钟的组成、功能及使用方法。
2. 学生能够运用所学知识，分析并设计简单的数字时钟电路。
3. 学生了解EDA（电子设计自动化）软件在数字时钟设计中的应用。
技能目标：1. 学生能够运用EDA软件完成数字时钟电路的绘制、仿真和调试。
2. 学生能够运用逻辑电路知识，设计并实现数字时钟的基本功能，如时、分、秒显示。
3. 学生能够通过团队合作，解决数字时钟设计过程中遇到的问题。
情感态度价值观目标：1. 学生培养对电子设计技术的兴趣，提高创新意识和动手能力。
2. 学生在学习过程中，养成积极思考、主动探究的良好习惯。
3. 学生通过团队合作，培养沟通协作能力和集体荣誉感。
课程性质：本课程为实践性课程，以学生动手实践为主，注重培养学生的实际操作能力和创新能力。
学生特点：本课程面向初中生，学生对电子技术有一定了解，具备基本的逻辑思维能力，但实际操作能力有待提高。
教学要求：教师应结合学生特点，采用任务驱动法、分组合作法等教学方法，引导学生主动参与，确保课程目标的实现。
同时，注重过程评价和成果评价，全面评估学生的学习成果。
二、教学内容本章节教学内容依据课程目标，紧密结合教材，确保科学性和系统性。
具体内容包括：1. 数字时钟基础知识：介绍数字时钟的原理、组成及功能，对应教材第3章“数字电路基础”。
- 时钟信号产生- 计数器原理- 显示技术2. EDA软件应用：学习EDA软件的使用方法，绘制数字时钟电路图，对应教材第5章“EDA技术及其应用”。
- EDA软件操作- 电路图绘制- 电路仿真与调试3. 数字时钟电路设计：运用逻辑电路知识，设计数字时钟电路，对应教材第4章“组合逻辑电路”。
- 逻辑门电路- 时钟分频器设计- 计数器设计- 显示控制电路4. 数字时钟制作与调试：分组合作，动手实践，完成数字时钟的制作与调试，对应教材第6章“数字电路实践”。
eda课程设计数字时钟设计
eda课程设计数字时钟设计一、教学目标本课程旨在通过数字时钟设计项目，让学生掌握EDA（电子设计自动化）工具的基本使用，理解数字电路的设计原理，培养学生的动手实践能力和创新能力。
具体目标如下：1.知识目标：•掌握数字电路的基本概念和设计方法。
•学习常用的EDA工具，如Multisim、Proteus等，并能够运用它们进行数字电路的设计和仿真。
•了解时钟信号的产生和应用，理解RTC（实时时钟）的工作原理。
2.技能目标：•能够运用EDA工具设计简单的数字时钟电路。
•能够进行电路仿真，调试并优化设计。
•学会阅读和理解电子电路图，培养良好的电子工程实践能力。
3.情感态度价值观目标：•培养学生对电子科技的兴趣，增强其科技意识。
•培养学生团队协作精神和自主学习能力。
•培养学生解决问题的能力，增强其面对挑战的信心。
二、教学内容本课程的教学内容主要包括数字电路基础、EDA工具的使用、数字时钟设计原理和RTC的应用。
具体安排如下：1.数字电路基础：•数字逻辑门电路•组合逻辑电路•时序逻辑电路2.EDA工具的使用：•Multisim和Proteus的基本操作•数字电路图的绘制和仿真3.数字时钟设计原理：•常见的时钟信号生成电路•数字时钟电路的设计方法4.RTC的应用：•RTC的工作原理•RTC在数字时钟中的应用三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式，包括：1.讲授法：用于讲解数字电路基础和EDA工具的使用方法。
2.案例分析法：通过分析具体的数字时钟设计案例，让学生理解数字时钟的设计过程。
3.实验法：让学生动手实践，使用EDA工具进行数字时钟的设计和仿真。
四、教学资源为了支持教学，我们将准备以下教学资源：1.教材：选用《数字电路与EDA技术》作为主要教材。
2.参考书：提供《EDA技术教程》等参考书籍，供学生课后自主学习。
3.多媒体资料：制作课件和教学视频，用于课堂讲解和课后复习。
4.实验设备：提供计算机、EDA工具软件、电路仿真实验板等，供学生进行实验和实践。
数电课程设计数字电子时钟的实现
课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。
诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。
功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。
通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。
通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述 (3)第2章课程设计任务及要求 (4)2.1设计任务 (4)2.2设计要求 (4)第3章系统设计 (6)3.1方案论证 (6)3.2系统设计 (6)3.2.1 结构框图及说明 (6)3.2.2 系统原理图及工作原理 (7)3.3单元电路设计 (8)3.3.1 单元电路工作原理 (8)3.3.2 元件参数选择 (14)第4章软件仿真 (15)4.1仿真电路图 (15)4.2仿真过程 (16)4.3仿真结果 (16)第5章安装调试 (17)5.1安装调试过程 (17)5.2故障分析 (17)第6章结论 (18)第7章使用仪器设备清单 (19)参考文献 (19)收获、体会和建议 (20)第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。
数字电路课程设计数字闹钟
9
二、数字钟电路系统的组成框图
时显示器
分显示器
秒显示器
定时控制
主振荡器时译产码器生的稳定分译的码器高 体 电频脉冲信号，作为数字 路钟的时时计间数器基准，再分计经数器分
秒译码器 秒计数器
仿电台报时
扩
展
电
报整点时数
路
频器输出标准秒脉冲 校时电路
1s 秒计数触器摸整计点满报时60后
C1 0.1? F
多谐振荡器。
1
5
C2 0.01? F
这里设振荡频率
fo =103Hz
14
三、单元电路的设计
? 振荡器的设计
? 分频器的设计
? 时、分、秒计数器的设计
? 译码显示电路设计
? 校时电路的设计
? 定时控制电路的设计
? 正点报时电路的设计
? 报整点时数电路的设计
? 触摸报时电路的设计
16
反相器。
18
秒脉冲产生电路的设计（电路形式二）
晶体振荡器 32768Hz
?2
2分频电路（共15个）
?2 ? ?2
CP 1秒
共32768 分频
19
晶体振荡器 32768Hz
1
uo
1
32768分频电路
秒脉冲
R1 10M ?
振荡器中的 非门和分频电路 通常
石英晶体
由一块集成电路 CD4060（14位二进
5
一、数字钟的功能要求（二）
? 能进行手动校时
利用两个单刀双掷开关分别对时位和分位进行校正。 ? 校时位时，要求时位以每秒计 1的速度循环计数； ? 校分位时，要求分位以每秒计 1的速度循环计数，
课程设计之LCD显示数字时钟设计
课程设计之LCD显示数字时钟设计一、课程目标知识目标：1. 学生能理解LCD显示数字时钟的基本原理，掌握电子元件的功能和使用方法。
2. 学生能描述数字时钟的组成，包括时钟芯片、LCD显示屏、电阻、电容等基本元件。
3. 学生能运用所学知识，分析并解释LCD显示数字时钟的电路图。
技能目标：1. 学生能通过实际操作，学会正确焊接电子元件，搭建LCD显示数字时钟电路。
2. 学生能运用编程软件，编写控制LCD显示数字时钟的程序。
3. 学生能通过调试，解决LCD显示数字时钟中的常见问题，确保其正常运行。
情感态度价值观目标：1. 学生在课程学习中，培养对电子制作的兴趣和热情，提高创新精神和动手能力。
2. 学生通过团队协作，培养沟通、交流和合作的能力，增强团队意识。
3. 学生在掌握电子技术知识的过程中，认识到科技对生活的影响，提高社会责任感和使命感。
课程性质：本课程为实践性较强的电子技术课程，结合理论知识与实践操作，培养学生动手能力和创新能力。
学生特点：学生处于高年级阶段，具备一定的电子技术基础，对实践操作有较高的兴趣和热情。
教学要求：教师需关注学生的个体差异，提供个性化的指导，鼓励学生积极参与实践，注重培养学生的实际操作能力和问题解决能力。
同时，关注学生的情感态度价值观的培养，提高学生的综合素质。
通过课程目标的分解，使学生在知识、技能和情感态度价值观方面取得具体的学习成果，为后续教学设计和评估提供依据。
二、教学内容1. 电子元件基础知识：介绍LCD显示屏、时钟芯片、电阻、电容等基本元件的工作原理和功能。
- 教材章节：第二章 电子元件基础- 内容列举：LCD显示屏原理、时钟芯片特性、电阻和电容的分类及应用。
2. 数字时钟原理与设计：分析数字时钟的组成、工作原理，讲解设计方法。
- 教材章节：第三章 数字电路设计- 内容列举：时钟芯片的接口电路、LCD显示接口电路、数字时钟整体设计。
3. 焊接技术：教授焊接工具的使用方法，指导学生进行电子元件的焊接。
数电课设数字时钟+三分钟一报时
学院(系): 专业班级: 姓名: 学号:数字时钟的设计与制作一、基本功能及用途功能：数字电子钟由信号发生器、“时、分、秒”计数器、LED 数码管、校时电路、整点报时电路等功能。
用途：可以实现时分秒时钟显示，可以自己设置时间，具有音乐报时功能。
我们设计的带校时功能的电子时钟可以帮助同学们加强时间观念，更好地利用电子时钟安排好学习与生活。
二、功能框图三、设计内容⒈ 参数选择⑴数码显示管：七段数码显示器，共阴极学院(系): 专业班级: 姓名: 学号:分别显示0、1、2、3、4、5、6、7，共八个数。
⑵显示译码器：4511译码是指把给定的代码进行翻译的过程。
计数器采用的码制不同，译码电路也不同。
CC4511驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
⑶计数器：74LS160是四位十进同步计数器.有四位数置数功能,清除功能,有使能功能可让计数停止或计数.有动态进位输出功能.⑷秒脉冲发生电路：采用由集成电路定时器555与RC组成的多谐振荡器。
如图1所示。
设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1Hz输出555定时器的功能表学院(系): 专业班级: 姓名: 学号:⑸高频振荡发生器：数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“控制”。
⒉单元电路的设计⑴计时电路：秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为十二进制。
①六十进制秒计数器由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS160组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
如图1学院(系): 专业班级: 姓名: 学号:②六十进制分计数器由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS160组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
基于74LS160数电课程设计数字电子钟设计
基于74LS160数字电路数字电子钟电路设计数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置、具有更长的使用寿命等优点，因而得到了广泛的应用。
数字电子钟由以下几部分组成：秒脉冲发生器、校时电路、六十进制秒、二十四进制计时计数器。
由设计要求可知我们还需要一个七进制计时计数器。
数字电子钟要完成显示需要6个数码管，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器。
频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。
方案可以采用74LS160同步十进制加法计数器或采用74LS161十六进制计数器或74LS192十进制异步清零计数器，而小时的24进制也可以采用上述方案。
由于我对74LS160的功能比较熟悉，故我分别用六块74LS160芯片来实现，两个60进制和一个24进制的秒、分、时计数。
方案一：石英晶体振荡器工作原理：由晶体振荡器产生的脉冲经集成电路后变成1Hz脉冲，再经74LS160计数器分频得到了所需要的1Hz稳定脉冲。
但晶体振荡器的电路图比较复杂，而且晶体振荡器的中阻值要求10MHz以上。
方案二：555定时器工作原理：R1=1kΩ，R2=720kΩ，C=1uF，Cf=100nF，Ri=100Ω可以直接产生1Hz的时钟脉冲。
因为通过555定时器改装过的多谐振荡器发出的脉冲频率具有一定的稳定性，而且电路比晶体振荡器简单所以在这里我采用的是555定时器。
（2）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。
电路图如图2所示。
图2. 60进制计数电路（3）24小时计数器：由时个位和时十位计数器电路构成24进制计数器。
电路图如图3所示。
图3. 24进制计数电路（4）校时电路：由于数字钟的初始时间不一定是标准时间，而且在数字钟的运行过程中可能出现误差，所以需要校时电路来对“时、分”显示数字进行校对调整。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路课程设计
数字时钟
《数字时钟》技术报告
概要
数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
经过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！
一、系统结构。
（1）功能。
此数字钟能显示“时、分、秒”的功能，它的计时周期是24
小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。
系统方框图1
（3）系统组成。
1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。
2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。
3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相
连接而得到秒、分、时的进分别进位。
4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。
5.显示模块：由7段数码管来起到显示作用，经过接受CD4511的信号。
本次选用的是共阴型的CD4511。
二、各部分电路原理。
三、秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。
最终如图3接口就输出矩形波，而形成的秒脉冲。
图2-1 内部结构图
图2-2 555功能表
四、校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H到L或者从L到H都会使输出端发生高低变化。
因此经过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。
图2-3 校时模块图。