计算机组成原理(下)

第6章总线系统

6.1 选择题

1.计算机使用这解优点是便于实现积木化,同时

A.减少了信息传输量

B.提新了信息传输的速度

C.减少了信息传输线的条数,

2.在集中式总线仲裁中①式响应时间最快②方式对电路故障最敏感。

A.菊花链方式

B.独立请求方式 c.计数器定时查询方式

3.系统总线中地址线的功用是

A.用于选择主存单元

B.用于选择进行信息传输的设备

C.用于指定主存单元和I/0设备接口电路的地址

D.用于传送主存物理地址和逻辑地址

4.数据总线的宽度由总线的定义。

A.物理特性

B.功能特性

C.电气特性

D.时间特性

5.在单机系统中,三总线结构的计算机的总线系统由组成。

A.系统总线、内存总线和I/0总线

B.数据总线、地址总线和控制总线

C.内部总线、系统总线和I/0总线

D. ISA总线、VESA总线和PCI总线

6.从总线的利用率来看①的效率最低;从整个系统的吞吐量来看②的效率最高。

A.单总线结构

B.双总线结构

C.三总线结构

7.下列陈述中不正确的是

A.在双总线系统中,访存操作和输入/输出操作各有不同的指令

B. 系统吞吐量主要取决于主存的存取周期

C. 总线的功能特性定义每一根线上的信号的传递方向及有效电平范围

D.早期的总线结构以CPU为核心,而在当代的总线系统中,由总线控制器完成多个总线请求者之间的协调与仲裁

8.一个适配器必须有两个接口: 一是和系统总线的接口,CPU和重配器的数据交换是①,方式;二是和外设的接口,适配器和外设的数据交换是②方式。

A.并行

B.串行

C.并行或串行

D.分时传送

9.下列陈述中不正确的是

A.总线结构传送方式可以提高数据的传输速度

B.与独立请求方式相比,链式査询方式对电路的故障更敏感

C. PCI总线采用同步时序协议和集中式仲裁策略

D.总线的带宽是总线本身所能达到的最高传输速率

10.在的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用I/〇指令。

A.单总线

B.双总线

C.三总线

D.多种总线

11.以RS-232为接口,进行7位ASCII码字符传送,带有一位奇校验位和两位停止位,当渡特率为9600波特时,字符传送率为

A.960

B.873

C.1371

D.480

12.下列各项是同步传输的特点。

A.需要应答信号

B.各部件的存取时间比较接近

C.总线长度较长

D.总线周期长度可变

13.计算机系统的输入输出接口是之间的交接界面。

A.CPU与存储器

B.主机与外围设备

C.存储器与外围设备

D.CPU与系统总线

14.下列各种情况中,应采用异步传输方式的是

A. I/〇接口与打印机交换信息

B. CPU与存储器交换信息

C. CPU与I/0接口交换信息

D. CPU与PC1总线交换信息

15.描述当代流行总线结构基本概念中,正确的句子是

A.当代流行的总线结构不是标准总线

B.当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连

C.系统中只允许有一个这样的CPU模块

16.描述PCI总线基本概念中,正确的句子是

A. PCI总线是一个与处理器无关的高速外围总线

B. PCI总线的基本传输机制是猝发式传送

C. PCI设备一定是主设备

D.系统中允许只有一条PCI总线

17.描述PCI总线基本概念中,不正确的句子是

A.HOST总线不仅连接主存,还可以连接多个CPU

B. PCI总线体系中有三种桥,它们都是PCI设备

C.以桥连接实现的PCI总线结构不允许多条总线并行工作

D.桥的作用可使有的存取都按CPU的需要出现在总线上

18.描述Future bus+总线基本概念中,不正确的句子是

A.Future bus+是一个高性能的同步总线标准

B.基本上是一个异步数据定时协议

C.它是一个与结构、处理器、技术有关的开发标准

D.数据线的规模在32位、64位、128位、256位中动态可变

19.以下描述的基本概念中,不正确的句子是

A.PCI总线不是层次总线

B.PCI总线采用异步时序协议和分布式仲裁策略

C. Future bus+总线能支持64位地址

D.Future bus+适合于高成本的较大规模计算机系统

参考答案:

1.C

2.①B ②A

3.C

4.B

5.A

6. ①C ②C

7.C

8.①A ②C

9.A 10.A 11.A l2.B 13.B 14.A 15.B 16.A,B 17.C 18.A,C 19. A,B

6.2 分析题

1.①某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33 MHz,求总线带宽是多少?

②如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,求总线带宽是多少?

③分析哪些因素影响带宽?

【解】①设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数据量用D 表示,根据定义可得: -

Dr=D/T=DX1/T=DXf=4BX33X10^6/s=132MB/s

②因为64位=8B,所以

Dr=DX f=8BX66 X10^6/s=528MB/s