计算机组成原理(下)
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理实验报告二 半导体存储器原理实验
半导体存储器原理实验一、实验目的：1、掌握静态存储器的工作特性及使用方法。
2、掌握半导体随机存储器如何存储和读取数据。
二、实验要求：按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。
三、实验方案及步骤：1、按实验连线图接线，检查正确与否，无误后接通电源。
2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。
3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。
4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。
四、实验结果与数据处理：（1）表2.1各控制端的状态（2）练习操作数据1：（AA）16 =（10101010）2写入操作过程：1)写地址操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为00000000即可。
②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，打开地址寄存器存数控制信号，即LDAR=1,关闭片选信号（CE），写命令信号（WE）任意，即CE=1,WE=0或1。
③应与T3脉冲配合可将总线上的数据作为地址输入AR地址寄存器中：按一下微动开关START即可。
④应关闭AR地址寄存器的存数控制信号：LDAR=0。
2）写内容操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为10101010。
②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，关闭地址寄存器存数控制信号，即LDAR=0，打开片选信号（CE）和写命令信号（WE），即CE=0,WE=1。
③应与T3脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下微动开关START即可。
计算机组成原理习题答案5
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：(PC)→AR(DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R2)→AR R 2O , G, AR i (R1)→DR R 1O , G, DR i (DR)→MR/W=WSTO R1, (R2)~3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：(PC)→AR (DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R3)→AR R 3O , G, AR i (M)→DR DR O , G, R 0i(DR)→R0R/W=RLAD (R3), R0~4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理
6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。
答：计算机硬件组成框图如下：控制器运算器CPU主机存储器输入设备接口输出设备接口外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。
运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。
存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。
输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。
输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。
计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。
通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。
机器字长也会影响计算机的运算速度。
数据通路宽度：数据总线一次能并行传送的数据位数。
存储容量：指能存储信息的最大容量，通常以字节来衡量。
一般包含主存容量和辅存容量。
运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI （执行一条指令所需的时钟周期数）来衡量。
CPU执行时间是指CPU对特定程序的执行时间。
主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。
吞吐量：指流入、处理和流出系统的信息速率。
它主要取决于主存的存取周期。
响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。
9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。
假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。
解：主机框图如P13图1.11所示。
（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。
计算机组成原理课后作业答案(包健第二版)完整
P156 4.1X＝0.1101 Y＝－0.0110（设机器数长度为8位）[X]补=0.1101000[－X]补=1.0011000[2X]补=溢出[－2X]补=溢出[X/2]补=0.0110100[-X/2]补=1.1001100[Y]补=1.1010000[－Y]补=0.0110000[2Y]补=1.0100000[－2Y]补=0.1100000[Y/2]补=1.1101000[-Y/2]补=0.0011000[-Y/4]补=0.0001100P156：2、（1）（2）P156：4－46－1原码恢复余数算法6－2原码加减交替算法P156：4.8阶码（5位补码）尾数（6位补码）（1）X=-1.625=-1.101B Y=5.25=101.01B X+YX－Y:1、对阶同上2、尾数相减：11.1100110+ 11.01011[E X-Y]补= 11.00100103、结果不需规格化4、舍入处理：[E X-Y]补＝1.00101[X-Y] = 0,0011 1,00101P108：9-1阶码（5位移码）尾数（6位补码）（1）X=5.25=101.01B Y=-1.625=-1.101B X*Y9-1 X/Y:9-2 X*Y9-2 X/Y《存储体系》P225：2、 （1） 片641641161664=⨯=⨯⨯K K（2） s msμ625.151282=（3） s ns μ64500128=⨯ P225：3、（1） 最大主存容量=bit 16218⨯（2） 共需片6416416416218=⨯=⨯⨯bitK bit芯片；若采用异步刷新，则刷新信号的周期为s msμ625.151282= （3） 每块8字节，则Cache 容量为行925128162==⨯BytebitK ，即c=9，Cache 采用2路组相联映射，则r=1。
主存容量为块161828162=⨯Bytebit，即m=16。
每块包含4个字，每字包含2个字节。
(完整word版)计算机组成原理实验1~4
实验一寄存器实验一、实验目的1、了解CPTH模型机中寄存器的结构、工作原理及其控制方法.2、熟悉CPTH实验仪的基本构造及操作方法。
二、实验电路寄存器的作用是用于保存数据的，因为CPTH模型机是8位的,因此模型机中大部寄存器是8 位的，标志位寄存器（Cy, Z）是二位的.CPTH 用74HC574 (8—D触发器)来构成寄存器。
74HC574 的功能如表1—1所示：图1-1 74HC574的引脚图1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据表1-1 74HC574功能表图1—2 74HC574工作波形图三、实验内容（一）proteus仿真平台1、proteus仿真平台简介Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。
它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件.它的主界面如图1-3所示：图1—3 proteus仿真平台主界面2、在proteus平台上运行电路:寄存器_1.DSN。
拨动开关,观察灯的亮灭，回答思考题1。
思考题1:先使OC=1,拨D0~D7=00110011,按下CK提供CLK上升沿;再拨D0~D7=01000100,OC=0，此时Q0～Q7为多少？3、CPTH模型机上，寄存器A的电路组成如图1-4所示。
在proteus平台上运行电路：寄存器_2.DSN，回答思考题2。
图1-4 寄存器A原理图思考题2：数据从D端传送到Q端，相应的控制端如何设置？3、CPTH模型机上，寄存器组R0～R3的电路组成如图1-5所示。
在proteus平台上运行电路：寄存器_3。
DSN，回答思考题3。
图1—5 寄存器组R0~R3 原理图74LS139是2—4线译码器，由A、B两个输入端选择控制4个输出端Y0～Y3，使能端E低电平有效，允许译码输出。
74HC32是或门，两个输入端同时为低电平，输出为低电平.具体的控制方式见表1-2。
计算机组成原理知到章节答案智慧树2023年青岛恒星科技学院
计算机组成原理知到章节测试答案智慧树2023年最新青岛恒星科技学院第一章测试1.以下哪种语言是计算机可以直接识别和执行的（）。
参考答案:机器语言2.计算机系统的层次结构从内到外依次为（）。
参考答案:硬件系统、系统软件、应用软件3.在计算机层次结构中处于最底层级是（）。
参考答案:微程序设计级第二章测试1.所谓三总线结构的计算机是指（）。
参考答案:I/O总线、主存总线和DMA总线三组传输线2.总线复用方式可以（）。
参考答案:减少总线中信号线的数量3.在独立请求方式下，若有N个设备，则（）。
参考答案:有N个总线请求信号和N个总线响应信号4.地址总线传送的是地址信息。
（）参考答案:对5.计算机的各部件通过总线连接实现通信。
（）参考答案:对6.总线按传输信息的不同，可以分为（）。
参考答案:地址总线;控制总线;数据总线第三章测试1.Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作（）。
参考答案:全相联映像2.Cache-主存的地址映像中，有（）方式。
参考答案:直接映像;全相联映像;组相联映像3.外部存储器在断电的情况下，信息不会丢失。
（）参考答案:对4.Cache的作用是协调cpu和内存之间速度不匹配的问题。
（）参考答案:对5.内存分为SRAM和DRAM两种不同的类型。
（）参考答案:对6.内存与Cache之间以存储单元为单位进行数据的交换。
（）参考答案:错7.以下属于辅存特点的是（）。
参考答案:价格低;速度慢;容量大8.以下属于cache特点的是（）。
参考答案:价格贵;容量小;速度快9.按存取方式可以把存储器分为（）。
参考答案:只读存储器;顺序存取存储器;随机存取存储器10.按照存储器在计算机系统中的作用地位不同，存储器主要分为（）。
参考答案:主存储器;辅助存储器;高速缓冲存储器11.按照存储器在断电后信息是否还能持续保存，可以把存储器分为（）。
参考答案:非易失性存储器;易失性存储器12.半导体存储器根据信息存储的机理不同分为（）。
计算机组成原理 讲课文档
• 程序计数器（PC）：为了保证程序能够连续地执行下 去，CPU必须具有某些手段来确定下一条指令的地址。 而程序计数器（PC）正是起到这种作用
• 地址寄存器（AR）：用来保证当前CPU所访问的内存 单元的地址。
第8页，共89页。
3、CPU 的寄存器
第2页，共89页。
一、功能：
（3）时间控制：计算机有很多操作，对某条指令来说， 某个操作信号在T1时刻可能是需要的，但在T2时刻可 能又不需要了。因此CPU 需根据指令要求，在T1时刻， 只对某些操作信号适时地发出规定的操作。在计算机 系统中，不仅要提供各种基本操作（微操作），更重 要的是控制计算机何时发出所需要的操作，才能使计 算机有条不紊地工作，这是CPU具有的最重要功能。
的多路选择器、通用寄存器、移位器、总线等功能部 件等构成。
• 运算器的功能（1）执行所有的算术运算
测试。
（2）执行所有的逻辑运算，并进行逻辑
通常，一个算术操作产生一个运算结果，而一个逻辑操 作产生一个判决。
第6页，共89页。
第7页，共89页。
3、CPU 的寄存器
• 数据缓冲寄存器（DR）：用来暂时存放由内存储器读 出的一条指令或一个数据字；反之，当向内存中存入 一条指令或一个数据字时，也暂时将它们存放在数据 缓冲寄存器中。
• 根据设计方法的不同，操作控制器可分为时序逻辑型、 存储逻辑型、时序逻辑与存储逻辑结合型三种，第一 种称为硬布线控制器，它采用时序逻辑技术实现；第 二种称为微程序控制器，它是采用存储逻辑来实现的。 第三种是前两种的组合。
第10页，共89页。
4、操作控制器
• 操作控制器产生的控制信号必须定时，还必须有时序 产生器。因为计算机高速地进行工作，每一个动作的 时间是非常有限的，不能有任何差错。时序产生器的 作用，就是对各种操作实施时间上的控制。
《计算机组成原理》形考
计算机组成原理》电大/国开第1~8章形考试题第一章形考1.1计算机系统是由()组成。
正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。
正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层1.2计算机硬件系统是由()组成正确答案是：运算器、控制器、存储器、输入输出设备、总线1.4计算机体系结构是指()。
正确答案是：从机器语言或者汇编语言的程序设计人员所见到的计算机系统的属性计算机组成是()。
正确答案是：计算机体系结构的逻辑实现第二章形考2.1(101001)2是(101001)2、(52)8、(00101001)BCD、和(233)16四个数中最小的数。
()正确的答案是“错”。
2.2计算机系统是由()组成。
正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。
正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层2.3长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为()。
正确答案是：前者可表示的数的范围大但精度低2.5奇偶校验码通常可以发现单个位错，但是不能确定是哪一位错，还可以发现奇数个位错，但肯定不能发现偶数个位错。
() 正确的答案是“对”2.6两个补码数相加，只有在（）时有可能产生溢出。
（）正确答案是：符号位相同在定点二进制运算器中，减法运算一般通过（）来实现。
正确答案是：原码运算的二进制减法器下列说法中正确的是（）。
正确答案是：定点数和浮点数运算都有可能产生溢出在定点数运算中产生溢出的原因是（）。
正确答案是：运算的结果超出了机器的表示范围定点数补码加法具有两个特点：一是符号位与数值位分别进行运算；二是符号位向更高位上的进位要舍去。
（）正确的答案是“错”。
在定点二进制运算器中，加法运算一般通过原码运算的二进制加法器来实现。
（）正确的答案是“错”。
计算机组成原理参考答案讲解
红色标记为找到了的参考答案，问答题比较全，绿色标记为个人做的，仅供参考！第一章计算机系统概述1. 目前的计算机中，代码形式是______。
A．指令以二进制形式存放，数据以十进制形式存放B．指令以十进制形式存放，数据以二进制形式存放C．指令和数据都以二进制形式存放D．指令和数据都以十进制形式存放2. 完整的计算机系统应包括______。
A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统3. 目前我们所说的个人台式商用机属于______。
A.巨型机B.中型机C.小型机D.微型机4. Intel80486是32位微处理器，Pentium是______位微处理器。
Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４5. 下列______属于应用软件。
A. 操作系统B. 编译系统C. 连接程序D.文本处理6. 目前的计算机，从原理上讲______。
A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放7. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。
A.巴贝奇B.冯. 诺依曼C.帕斯卡D.贝尔8.通常划分计算机发展时代是以（）为标准A.所用的电子器件B.运算速度C.计算机结构D.所有语言9.到目前为止，计算机中所有的信息任以二进制方式表示的理由是（）A.节约原件B.运算速度快C.由物理器件的性能决定D.信息处理方便10.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元11.计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。
层次之间的依存关系为（）A.上下层都无关B.上一层实现对下一层的功能扩展，而下一层与上一层无关C.上一层实现对下一层的功能扩展，而下一层是实现上一层的基础D.上一层与下一层无关，而下一层是实现上一层的基础12.指令流通常是（）A.从主存流向控制器B.从控制器流向主存C.从控制器流向控制器D.从主存流向主存13.以下叙述中正确的是（）A.寄存器的设置对汇编语言程序是透明的B.实际应用程序的预测结果能够全面代表计算机的性能C.系列机的基本特征是指令系统向后兼容D.软件和硬件在逻辑功能上是等价的14.存储A.__程序____并按B.__地址____顺序执行,这是冯•诺依曼型计算机的工作原理。
计算机组成原理选择题习题+参考答案
计算机组成原理选择题习题+参考答案一、单选题（共IOO题，每题1分，共100分）1、在CPU中跟踪指令后继地址的寄存器是（）。
A、程序计数器B、指令寄存器C、状态条件寄存器D、主存地址寄存器正确答案：A2、在（）中，0的表示是唯一的。
A、补码B、原码C、反码D、以上三种编码正确答案：A3、下列选项中，能缩短程序执行时间的措施是（）。
I.提高CPU时钟频率I1优化数据通路结构II1对程序进行编译优化A、I、II、IIIB、仅I和IIC、仅I和IIID、仅II和III正确答案：A4、下列描述中（）是正确的。
A、一台计算机包括输入、输出、控制、存储及算逻运算五个单元B、控制器能理解、解释并执行所有的指令及存储结果C、所有的数据运算都在CPU的控制器中完成D、以上答案都正确正确答案：A5、CPU取出一条指令并执行该指令的时间被称为（）。
A、指令周期B、时钟周期C、CPU周期D、机器周期正确答案：A6、堆栈的存取原则是（）oA、随机存取B、后进先出C、先进先出D、后进后出正确答案：B7、()不是发生中断请求的条件。
A、一条指令执行结束B、一次I/O操作结束C、机器内部发生故障D、一次DMA操作结束正确答案：A8、字长12位，用定点补码规格化小数表示时，所能表示的正数范围是()OA、1/2-(1-2-11)B、2-11-(1-2-11)C、2-12-(1-2-12)D、(1/2+2-11)-(1-2-11)正确答案：A9、字长16位，用定点补码小数表示时，一个字能表示的范围是()oA、0〜(1-2[-15])B、-1〜(1-2[-15])C、-1〜+1D、-(1-2[-15])〜(1-2[-15])正确答案：B10、在浮点数中，当绝对值太大，以至于超过机器所能表示的数据时，称为浮点数的()A、正下溢B、上溢C、正上溢D、正溢正确答案：B11、当采用双符号位时，发生溢出的特征是：双符号位为()。
A、11B、00C、都不是D、10正确答案：D12、计算机高级程序语言一般分为编译型和解释型两类，在JAVA、FORTRAN和C语言中，属于编译型语言的是（）。
W354-计算机组成-计算机组成原理—习题解答(第二章)
计算机组成与设计第二章习题解❒2.4一般来说，CISC比RISC的指令复杂，因此可以用较少的指令完成相同的任务。
然而，由于指令的复杂，一条CISC指令需要花费比RISC更多的时间来完成。
假设一个任务需要P条CISC指令或者2P条RISC指令，完成每条CISC指令花费8Tns，每条RISC指令花费2Tns。
在此假设下，哪一种指令系统性能更好？❒题解：P×8 > 2P×2RISC性能更好❒2.5 ASCII码是7位，如果设计主存单元字长为31位，指令字长为12位，是否合理？为什么？❒题解此设计方案不合理。
其原因是：①ASCII码是7位，通常加一位校验位为8位，以字节为单位进行处理比较方便。
故主存应设计成按字节编址，这种编址方式下一般主存单元字长应取字节长度的2、4、8倍。
若按8位标准字节设计，主存字长取32位比较合适，取31位显然不合理。
②一般指令字长应与机器字长或字节长度间有整数倍关系，若主存设计成按字节编址方式，则指令字长取单字节、双字节等较合适，取12位显然不合理。
❒2.6 在某些计算机中，子程序调用是以下述方法实现的：转子指令将返回地址（即主程序中该指令的下一条指令地址）存入子程序的第一单元，然后转到第二个单元开始执行子程序。
（1）设计一条相应的从子程序返回主程序的指令；（2）在这种情况下，你怎样在主、子程序间进行参数的传递？（3）上述调用方法是否可用于子程序嵌套？（4）上述调用方法是否可用于子程序多重嵌套时的递归调用（即某个子程序调用它本身）？如果改用堆栈链接方法，是否可实现此问题？❒题解：(1)返回指令是一地址指令，其格式如下：这是一条间接寻址的无条件转移指令。
其中，I为间接寻址标志，K为子程序在主存第一单元的地址。
(2)在这种情况下，可利用寄存器或主存单元进行主、子程序之间的参数传递。
(3)可以用于子程序的嵌套(多重转子程序)，因为每个返回地址都存放在被调用的子程序的第一个单元中。
计算机组成原理实验指导书
实验一8位算术逻辑运算实验一、实验目的1、掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理.3、验证算术逻辑运算功能发生器74LSl8l的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容1、实验原理实验中所用的运算器数据通路如图1.1所示。
其中运算器由两片74LS181以并／串形成8位字长的ALU构成。
运算器的输出经过一个三态门74LS245 （U33)到ALUO1插座,实验时用8芯排线和内部数据总线BUSD0～D7插座BUSl～6中的任一个相连，内部数据总线通过LZDO～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0~D7插座EXJl～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51)直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。
图1。
1中算术逻辑运算功能发生器74LS18l（U3l、U32)的功能控制信号S3、S2、Sl、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2,以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LSl8l （U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDRl、LDDR2、ALUB’、SWB’以手动方式用二进制开关LDDRl、LDDR2、ALUB、SWB 来模拟，这几个信号有自动和手动两种方式产生,通过跳线器切换，其中ALUB'、SWB’为低电平有效，LDDRl、LDDR2为高电平有效。
另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲.2、实验接线本实验用到4个主要模块： (1)低8位运算器模块 （2）数据输入并显示模块 （3）数据总线显示模块（4）功能开关模块（借用微地址输入模块）。
计算机组成原理-第2周下-定点加减法运算
[y]补= 1 1 0 1 1 10 0110
所以
ｘ＋ｙ＝+0110
6
例: x＝-11001 ,y＝-00011，求 x+y＝？
解:[x]补=1 0 0 1 1 1， [y]补=1 1 1 1 0 1
[x]补=1 0 0 1 1 1 +
丢掉
[y]补=1 1 1 1 0 1 11 0 01 0 0 由以上三例看到,补码加法的特点: (1) 符号位要作为数的一部分一 起参加运算。 (2) 要在模2n+1的意义下相加， 即超过2n+1的进位要丢掉!
13
[例16] ｘ＝－1101, ｙ＝－1011,求ｘ＋ｙ。 [解:] [ｘ]补＝10011 [ｙ]补＝10101 [ｘ]补 ＋ [ｙ]补 [ｘ＋ｙ]补 10011 10101 01000
两个负数相加的结果成为正数,这同样是错误的。 之所以发生错误,是因为运算结果产生了溢出。两个正数相 加,结果大于机器所能表示的最大正数,称为正溢出。而两个负数 相加,结果小于机器所能表示的最小负数,称为负溢出。
21
常见的门电路
1．与门 真值表表示的两输入端与门如表2-1所示，逻辑符号如图 2-1所示。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则A的值将会决定输入端B的值是否能被输 出到端口Y。
Y AB
A
B
Y=AB
0 0 0 0 1 0 1 0 0 1 1 1 表2-1 两输入端与门的真值表
27
5．或非门
真值表表示的两输入端或非门如表2-5所示，逻辑符号如 图2-5所示。可以利用或非门的输入端A来控制输入端B。 当A=0时，（输入信号被反相输出）；当A=1时，则不管 B的值是什么，Y都为0。
计算机组成原理课外习题
计算机组成原理课外习题《计算机组成原理》课外习题前⾔“计算机组成原理”保程是计算机专业与核⼼基础，其理论性⽐较强，学⽣感觉抽象难以理解，因⽽必须配备相应的习题集，由于所选教材习题类型单⼀，题量有限，且有些习题不太适合我系的实际教学，及学⽣的具体情况，因此课程组在所选项的教材的基础上，⼜参考了蔡⽉茹编写的《计算机组成原理指导书与习题集》，编写的习题集，如有失误之处请欢迎读者批评指正。
计算机组成原理课程组第⼀章习题1、⽐较数字计算机和模拟计算机的特点。
2、数字计算机如何分类？分类的依据是什么？3、数字计算机有哪些主要应⽤？4、冯、诺依曼计算机的主要设计思想是什么？它包括哪些主要组成部分？5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？6、什么是指令？什么是程序？7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？8、什么是内存？什么是外存？什么是CPU？什么是接⼝？简述其功能。
9、计算机的系统软件包括哪⼏类？说明它们的⽤途？10、说明软件发展的演变过程。
11、现代计算机系统如何进⾏多级划分？这种分级观点对计算机设计会产⽣什么影响？12、为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？13、从哲学的观点阐述硬件与软件的关系及其相互转换。
第⼆章习题1、将下列⼆进制数转换成⼗进制数。
(1) 10011101(2) 10110110(3) 10000111(4) 001110002、将下列⼗进制数转换成⼆进制数,再转换成⼋进制数和⼗六进制数。
(1) 234(2) 1023(3) 131.5(4) 27/323、写出下列⼆进制数的原码、反码、补码和移码。
(1) 11010100(2) 0.1010000(3) -10101100(4) -0.01100004、对下列四位有效信息作CRC编码，⽣成多项式是G(x)=x3+x2+1:（1） 1000；（2） 1111；（3） 0001；（4） 0000；5、已知下列[x]补和[y]补的值，⽤补码加减法计算[x+y]补和[x-y]补，指出结果是否溢出：(1) [x]补=0.11011，[y]补=0.00011；(2) [x]补=0.10111，[y]补=1.00101；(3) [x]补=1.01010，[y]补=1.10001；6、⽤原码⼀们乘法，补码⼀位乘法，补码⼆位乘法计算Ｘ*Ｙ。
计算机组成原理
输出Y /OE
二选一 F
F3 F=0000 OVR Cn+4
ALU
S
R Cn
三选一 二选一
Q寄存器
B锁存器 A锁存器 输入D
一组三选一门和 另一组二选一门 用来选择送向 ALU的 S、R输 入端的数据来源 ，包括Q寄存器、 A口、 B口、外 部输入D数据的 8 种不同组合。
B 16个 A A口地址
控制总线
接口
输入设备
输出设备
三. 定点运算器的功能与组成
完成算数与逻辑运算 ALU: 计算出结果及其特征 通用寄存器组: 存放参加运算的数据 和运算结果 (包括标志寄存器) 乘商寄存器: 用于完成硬件乘除法
数据通路(data path)
输出Y /OE
二选一 F
F3 F=0000 OVR Cn+4
输出
Fs
OVR
F1
Z
ALU
C
选通门 选通门
输入 通用寄存器组
选通门
必要完善：
单累加器变多累积器： 两个选通门均变为多路 送0还是送1到ALU处理 接收门送每个累加器。 支持寄存器移位功能： 接收门变为三选一，即 分别接收本位/低位/高 位送来的信息送累加器 与外部部件的入出联系
实现补码加减运算的逻辑电路
送入
Y 它应能接收与送出数据
通用寄存器组 乘商寄存器
选通门
选通门
实现补码加减运算的逻辑电路
输出
Fs
OVR
F1
Z
ALU
C
选通门 选通门
选择完善：
支持硬件乘除运算指令 需要增加一个Q寄存器 该寄存器应能自行移位
送入
Y 应能接收与送出数据。
计算机组成原理试卷(3)
试卷58一、单4选1(题下选项可能多个正确，只能选择其中最佳的一项)1、以下四种类型指令中，执行时间最长的是。
A:RR型B:RS型C:SS型D:程序控制指令答案：C2、寄存器间接寻址方式中，操作数处在______。
A:通用寄存器B: 主存单元C: 程序计数器D:堆栈答案：B3、单地址指令( )A:无处理双操作数的功能B:既能对单操作数进行加工处理，也能对双操作数进行运算C:只能对双操作数进行加工处理D:只能对单操作数进行加工处理答案：B4、计算机的存储器采用分级方式是为了______。
A:减少主机箱的体积B:解决容量、价格、速度三者之间的矛盾C:保存大量数据方便D:操作方便答案：B5、在多级中断方式下，CPU在处理中断时（）A:可响应更高级别的中断请求B:可响应更低级别的中断请求C:禁止其它的中断请求D:可响应同级别的中断请求答案：A6、二进制数01101011对应的十进制数为（）A:107B:127C:117D:100答案：A7、先计算后再访问内存的寻址方式是______。
A:变址寻址B:间接寻址C:直接寻址D:立即寻址答案：A8、目前我们所说的个人台式商用机属于。
A:巨型机B:中型机C:小型机D:微型机答案：D9、采用虚拟存贮器的主要目的是( )。
A:提高主存贮器的存取速度B:扩大主存贮器的存贮空间，并能进行自动管理和调度C:提高外存贮器的存取速度D:扩大外存贮器的存贮空间10、定点原码一位乘法是______。
A:先取操作数绝对值相乘，符号位单独处理B:用原码表示操作数，然后直接相乘C:被乘数用原码表示，乘数取绝对值，然后相乘D:乘数用原码表示，被乘数取绝对值，然后相乘答案：A11、下列存储器中存取速度最快的存储器是( )A:磁带B:磁盘C:辅存D:主存12、浮点数的表示范围和精度取决于______。
A:阶码的位数和尾数的位数B:阶码采用的编码和尾数采用的编码C:阶码采用的编码和尾数的位数D:阶码的位数和尾数采用的编码答案：A13、常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表面存储器。
计组实验报告 (2)
计算机组成原理实验报告课程名称计算机组成原理实验学院计算机学院专业班级计算机科学与技术学号学生姓名指导教师2015年 5 月19 日计算机学院学号：姓名教师评定实验题目基础汇编语言程序设计实验一、实验目的：1、学习和了解TEC-XP+教学实验监控命令的用法;2、学习和了解TEC-XP+教学实验系统的指令系统;3、学习简单的TEC-XP+教学实验系统汇编程序设计二、实验设备与器材：工作良好的PC机; TEC-XP+教学实验系统和仿真终端软件PCEC。
三、实验说明和原理：实验原理在于汇编语言能够直接控制底层硬件的状态，通过简单的汇编指令查看、显示、修改寄存器、存储器等硬件内容。
实验箱正如一集成的开发板，而我们正是通过基础的汇编语言对开发板进行使用和学习，过程中我们不仅需要运用汇编语言的知识，还需要结合数字逻辑中所学的关于存储器、触发器等基本器件的原理，通过串口通讯，实现程序的烧录，实验箱与PC端的通讯。
四、实验内容：1、学习联机使用TEC－XP+教学实验系统和仿真终端软件PCEC；2、学习使用WINDOWS界面的串口通讯软件；3、使用监控程序的R命令显示/修改寄存器内容、D命令显示存储内容、E命令修改存储内容；4、使用A命令写一小段汇编程序，U命令反汇编输入的程序，用G命令连续运行该程序，用T、P命令单步运行并观察程序单步执行情况。
五、实验步骤：1、准备一台串口工作良好的PC机器;2、将TEC-XP+放在实验台上,打开实验箱的盖子,确定电源处于断开状态;3、将黑色的电源线一段接220V交流电源,另一端插在TEC-XP+实验箱的电源插座里;4、取出通讯线,将通讯线的9芯插头接在TEC-XP+实验箱上的串口"COM1"或"COM2"上,另一端接到PC机的串口上;5、将TEC-XP+实验系统左下方的六个黑色的控制机器运行状态的开关置于正确的位置,再找个实验中开关应置为001100(连续、内存读指令、组合逻辑、联机、16位、MACH),6、控制开关的功能在开关上、下方有标识;开关拨向上方表示"1",拨向下方表示"0","X"表示任意,其他实验相同;7、打开电源,船型开关盒5V电源指示灯亮;在PC机上运行PCEC16.EXE文件,根据连接的PC机的串口设置所用PC机的串口为"1"或"2",其他的设置一般不用改动,直接回车即可; （8）按一下"RESET"按键,再按一下"START"按键,六、思考题：思考题：若把IN 81，SHR R0，JRNC 2028三个语句换成4个MVRR R0，R0语句，该程序执行过程会出现什么现象？试分析并实际执行一次。
计算机组成原理习题答案(蒋本珊)
第一章１．电子数字计算机和电子模拟计算机的区别在哪里？解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。
２．冯·诺依曼计算机的特点是什么？其中最主要的一点是什么？解：冯·诺依曼计算机的特点如下：①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成；②计算机内部采用二进制来表示指令和数据；③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。
第③点是最主要的一点。
３．计算机的硬件是由哪些部件组成的？它们各有哪些功能？解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。
它们各自的功能是：①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。
②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。
③存储器：用来存放程序和数据。
④运算器：对信息进行处理和运算。
⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。
４．什么叫总线？简述单总线结构的特点。
解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。
单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。
CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。
５．简单描述计算机的层次结构，说明各层次的主要特点。
解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。
第０级为硬件组成的实体。
第１级是微程序级。
这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。
第２级是传统机器级。
这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章总线系统6.1 选择题1.计算机使用这解优点是便于实现积木化,同时A.减少了信息传输量B.提新了信息传输的速度C.减少了信息传输线的条数,2.在集中式总线仲裁中①式响应时间最快②方式对电路故障最敏感。
A.菊花链方式B.独立请求方式 c.计数器定时查询方式3.系统总线中地址线的功用是A.用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/0设备接口电路的地址D.用于传送主存物理地址和逻辑地址4.数据总线的宽度由总线的定义。
A.物理特性B.功能特性C.电气特性D.时间特性5.在单机系统中,三总线结构的计算机的总线系统由组成。
A.系统总线、内存总线和I/0总线B.数据总线、地址总线和控制总线C.内部总线、系统总线和I/0总线D. ISA总线、VESA总线和PCI总线6.从总线的利用率来看①的效率最低;从整个系统的吞吐量来看②的效率最高。
A.单总线结构B.双总线结构C.三总线结构7.下列陈述中不正确的是A.在双总线系统中,访存操作和输入/输出操作各有不同的指令B. 系统吞吐量主要取决于主存的存取周期C. 总线的功能特性定义每一根线上的信号的传递方向及有效电平范围D.早期的总线结构以CPU为核心,而在当代的总线系统中,由总线控制器完成多个总线请求者之间的协调与仲裁8.一个适配器必须有两个接口: 一是和系统总线的接口,CPU和重配器的数据交换是①,方式;二是和外设的接口,适配器和外设的数据交换是②方式。
A.并行B.串行C.并行或串行D.分时传送9.下列陈述中不正确的是A.总线结构传送方式可以提高数据的传输速度B.与独立请求方式相比,链式査询方式对电路的故障更敏感C. PCI总线采用同步时序协议和集中式仲裁策略D.总线的带宽是总线本身所能达到的最高传输速率10.在的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用I/〇指令。
A.单总线B.双总线C.三总线D.多种总线11.以RS-232为接口,进行7位ASCII码字符传送,带有一位奇校验位和两位停止位,当渡特率为9600波特时,字符传送率为A.960B.873C.1371D.48012.下列各项是同步传输的特点。
A.需要应答信号B.各部件的存取时间比较接近C.总线长度较长D.总线周期长度可变13.计算机系统的输入输出接口是之间的交接界面。
A.CPU与存储器B.主机与外围设备C.存储器与外围设备D.CPU与系统总线14.下列各种情况中,应采用异步传输方式的是A. I/〇接口与打印机交换信息B. CPU与存储器交换信息C. CPU与I/0接口交换信息D. CPU与PC1总线交换信息15.描述当代流行总线结构基本概念中,正确的句子是A.当代流行的总线结构不是标准总线B.当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连C.系统中只允许有一个这样的CPU模块16.描述PCI总线基本概念中,正确的句子是A. PCI总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传送C. PCI设备一定是主设备D.系统中允许只有一条PCI总线17.描述PCI总线基本概念中,不正确的句子是A.HOST总线不仅连接主存,还可以连接多个CPUB. PCI总线体系中有三种桥,它们都是PCI设备C.以桥连接实现的PCI总线结构不允许多条总线并行工作D.桥的作用可使有的存取都按CPU的需要出现在总线上18.描述Future bus+总线基本概念中,不正确的句子是A.Future bus+是一个高性能的同步总线标准B.基本上是一个异步数据定时协议C.它是一个与结构、处理器、技术有关的开发标准D.数据线的规模在32位、64位、128位、256位中动态可变19.以下描述的基本概念中,不正确的句子是A.PCI总线不是层次总线B.PCI总线采用异步时序协议和分布式仲裁策略C. Future bus+总线能支持64位地址D.Future bus+适合于高成本的较大规模计算机系统参考答案:1.C2.①B ②A3.C4.B5.A6. ①C ②C7.C8.①A ②C9.A 10.A 11.A l2.B 13.B 14.A 15.B 16.A,B 17.C 18.A,C 19. A,B6.2 分析题1.①某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33 MHz,求总线带宽是多少?②如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,求总线带宽是多少?③分析哪些因素影响带宽?【解】①设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数据量用D 表示,根据定义可得: -Dr=D/T=DX1/T=DXf=4BX33X10^6/s=132MB/s②因为64位=8B,所以Dr=DX f=8BX66 X10^6/s=528MB/s③总线带宽是总线能提供的数据传送速率,通常用每秒钟传送信息的字节数(或位数)来表示。
影响总线带宽的主要因素有: 总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。
2.单机系统中采用的总线结构有三种基本类型。
请分析这三种总线结构的特点。
【解】根据连接方式的不同，单机系统中采用的总线结构有以下三种基本类型:①单总线结构。
它是用一组总线连接整个计算机系统的各大功能部件，各大部件之问的所有的信息传送都通过这组总线。
其结构如图6. 1 (a)所示。
单总线的优点是允许I/0设备之间或I/0设备与内存之间直接交换信息，只需CPU分配总线使用权,不需要CPU干预信息的交换。
所以总线资源是由各大功能部件分时共享的。
単总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重,可能使其吞吐量达到饱和甚至不能胜任的程度。
②三总线结构。
即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。
这三条总线是:主存总线,输入/输出(I/0)总线和直接内存访问(DMA)总线,如图6.1(b)所示。
主存总线用于CPU和主存之问传送地址、数据和控制信息; I/0总线供CPU和各类外设之间通讯用; DMA总线使主存和高速外设之间直接传送数据。
一般来说,在三总线系统中，任一时刻只使用_种总线。
③双总线结构。
它有两条总线，一条是系统总线,用于CPU、主存和通道之间进行数据传送；另一条是I/0总线,用于多个外围设备与通道之间进行数据传送。
其结构如图6.1（c）所示。
双总线结构中，通道是计算机系统中的一个独立部件，使CPU的效率大为提高，并可以实现形式多样而更为复杂的数据传送。
双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大型计算机或服务器中采用。
3.分析图6.2所示电路的基本原理,说明它属于哪种总线仲裁方式,并说明这种总线方式的优缺点。
【解】这种电路中,除数据总线D和地址总线A外,在控制总线中有三根线用于总线使用权的分配:BS:表示总线忙闲状态,当其有效时,表示总线正被某外设使用。
BR:总线请求线,当其有效时,表示至少有一个外设要求使用总线。
BG:总线授权线,当其有效时,表示总线仲裁部件响应总线请求(BR)。
总线授权信号(BG)是串行地从一个I/O接口送到下一个I/O接口,如果BG达到的接口无总线请求,则继续往下传,如果BG到达的接口有总线请求，BG信号便不再往下传。
这意味着该I/0接口获得了总线使用权。
BG信号线就像一条链一样串联所有的设备接口，故这种总线仲裁方式称为链式査询方式。
在査询链中,离总线仲裁器最近的设备具有最高优先权，离总线仲裁器越远的设备，优先权越低。
链式査询方式的优点是:只用很少几根线就能按一定优先次序实现总线请求仲裁,并且这种链式结构很容易扩充设备。
其缺点是:对询间链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么，第i个设备以后的设备都不能进行工作。
另外，查询链的优先级是固定的；如果优先级高的设备出现频繁的请求，优先级较低的设备就可能长期不能使用总线。
4.分析图6. 3所示电路的基本原理,说明它属于哪种总线仲裁方式,并说明这种总线仲裁方式的优缺点。
【解】这是属于独立请求总线仲裁方式,其工作原理如下:每一个共享总线的设备均有一对“总线请求”(BR)和“总线授权”(BG)线。
当设备要求使用总线时，便发出“总线请求”信号，总线控制部件中一般有一个排队电路，根据一定的优先次序决定首先响应哪个设备的请求，当请求的设备排上队,便收到“总线授权”(BG)信号，从而可以使用总线。
独立请求方式的优点是:响应时问快,对优先次序的控制也是相当灵活的，它可以预先固定，也可以通过程序来改变优先次序，并且可以在必要时屏蔽某些设备的请求。
缺点是:控制线数量多，为控制n个设备，必须有2n根“总线请求”和“总线授权”线,相比之下链式査询方式只需2根，计数器定时查询方式只需约1og2n根；另外，总线仲裁器也要复杂得多。
5.分析总线宽度对系统性能的影响。
【解】总线需要有发送电路、接收电路、传输线(导线或电缆)、转接器(转换插头等)和电源等。
这部分比起逻辑线路的成本要高得多，而且转接器占去了系统中相当大的物理空间，往往是系统中不可靠的部分。
总线的宽度越宽,相应的线数越多,则成本越高、干扰越大、可靠性越低、占用的物理空间也越大，当然传送速度和吞吐率也越高。
此外，总线的长度越长，成本就越高；干扰越大，可靠性越低。
为此,越是长的总线，其宽度就应尽可能减小。
减小总线宽度的方法可采用线的组合、串/并行转换和编码技术。
当然减少总线宽度应满足性能要求以及与所用通信类型和速率相适应为前提。
6.何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。
【解】连接到总线上的功能模块有主动和被动两种形态。
主方可以启动一个总线周期，而从方只能响应主方的请求。
每次总线操作，只能有一个主方占用总线控制权，但同一时问里可以有一个或多个从方。
除CPU模块外，I/0功能模块也可提出总线请求。
为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。
一般来说，采用优先级或公平策略进行仲裁。
在多处理器系统中，对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。
7. 比技同步定时与异步定时的优缺点。
【解】同步定时协议采用公用时钟，具有较高的传输效率。
但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时同相差很大时，会大大损失总线效率。
异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上,因面允许快速和慢速的功能模块都能连接到同一总线上。
但缺点是:总线复杂，成本较高。
8.图6. 4(a)是某种计算机总线定时时序图,请判断它是哪种定时方式的时序图，并分析其控制过程,同时用细线标出信号的相互作用关系。