嵌入式系统原理及接口技术复习题[1]解读

一、填空1.“嵌入性”、“专用性”与“计算机系统”是嵌入式系统的三个基本要素。

2.IP核分为软核、硬核、固核。

3.嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置（被控对象）组成。

4.嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。

5.硬件层中包含嵌入式微处理器、存储器、通用设备接口和I/O接口。

嵌入式微处理器是嵌入式系统硬件层的核心。

6.系统初始化过程按照自底向上、从硬件到软件的次序依次可以分为片级初始化、板级初始化和系统级初始化3个主要环节。

7.系统软件层通常包含有实时多任务操作系统（Real-time Operation System，RTOS）、文件系统、图形用户接口（Graphic User Interface，GUI）、网络系统及通用组件模块组成。

RTOS 是嵌入式应用软件的基础和开发平台。

8.ARM处理器共有37个寄存器，31个通用寄存器，6个状态寄存器。

寄存器R13通常用作堆栈指针，称作SP。

寄存器R14用作子程序链接寄存器，也称为链接寄存器LK （Link Register）。

9.FIQ模式有7个分组的寄存器R8～R14，映射为R8_fiq～R14_fiq。

在ARM状态下，许多FIQ处理没必要保存任何寄存器。

User、IRQ、Supervisor、Abort和Undefined模式每一种都包含两个分组的寄存器R13和R14的映射，允许每种模式都有自己的堆栈和链接寄存器。

10.寄存器R15用作程序计数器（PC）。

在ARM状态，位［1:0］为0，位［31:2］保存PC。

11.程序状态寄存器CPSR的N、Z、C、V分别指-------，I=1指------、F=1指------，M[4：0]用做-------。

12.ARM指令集大致分为6类：分支/跳转指令、存储器访问指令、数据处理指令、程序状态寄存器指令、异常中断指令、协处理器指令。

指令解析举例：13.LDR R0,[R1] ；将存储器地址为R1的字数据读入寄存器R0。

14.STR R0，[R1]，＃8 ；将R0中的字数据写入以R1为地址的存储器中，并将新地址R1＋8写入R1。

15.ADDS R1,R1,#1 ；加法指令，R1＋1＝R1 影响CPSR寄存器，带有S16.LDMFD R13!，{R0，R4-R12，PC} ；将堆栈内容恢复到寄存器（R0，R4到R12，LR）。

17.S3C2410A的CPU内核采用的是16/32位ARM920T 内核，同时还采用了AMBA（先进的微控制器总线体系结构）新型总线结构。

18.ARM920T采用了MMU，AMBA总线和Harvard高速缓存体系结构，该结构具有独立的16KB指令Cache和16KB数据Cache，每个Cache都是由8字长的行组成的。

19.2个USB主设接口/1个USB从设接口20.117位通用I/O口和24通道外部中断源；21.电源控制模式有正常、慢速、空闲和电源关断4种模式；22.ARM处理器支持用户、快中断、中断、管理、中止、系统和未定义等7种处理器模式，除了用户模式外，其余的均为特权模式；23.ARM微处理器支持四种类型的堆栈，即：满递增堆栈、满递减堆栈、空递增堆栈、空递减堆栈。

24.25.8通道10位ADC和触摸屏接口；26.支持小／大端方式27.ARM体系结构使用单一、线性地址空间。

将字节地址做为无符号数看待，范围为（0～232－1）。

28.地址空间：8个存储器bank，每bank 128 MB（byte）（总共1GB）。

29.对于字对齐的地址A，地址空间规则要求如下：地址位于A的字由地址为A、A＋1、A＋2和A＋3的字节组成；地址位于A的半字由地址为A和A＋1的字节组成；地址位于A＋2的半字由地址为A＋2和A＋3的字节组成；地址位于A的字由地址为A和A＋2的半字组成。

30.ARM系统使用存储器映射I/O。

I/O口使用特定的存储器地址，当从这些地址加载（用于输入）或向这些地址存储（用于输出）时，完成I/O功能。

31.bank0～bank6都采用固定的bank起始地址。

32.每个bank支持可编程的8/16/32位数据总线宽度。

33.总线宽度和等待寄存器BWSCON：用来设置总线宽的和等待状态。

34.Bank控制寄存器BANKCONn：控制各bank的片选，访问周期。

35.刷新控制寄存器REFRESH：SDRAM的刷新控制寄存器。

36.BANKSIZE寄存器：用来设置BANK的容量。

37.支持从NAND Flash存储器和NOR Flash两种启动方式。

在NAND Flash模式下，采用4 KB内部缓冲器用于启动引导38.Cache存储器采用写直达（Write-through）或写回（Write-back）操作来更新主存储器。

39.每个引脚端的功能通过端口控制寄存器（PnCON）来定义（配置）。

40.与配置I/O口相关的寄存器包括：端口控制寄存器（GPACON～GPHCON）、端口数据寄存器（GPADAT～GPHDAT）、端口上拉寄存器（GPBUP～GPHUP）、杂项控制寄存器以及外部中断控制寄存器（EXTINTN）等。

41.在ARM系统中，支持复位、未定义指令、软中断、预取中止、数据中止、IRQ和FIQ 7种异常，每种异常对应于不同的处理器模式，有对应的异常向量（固定的存储器地址）。

42.S3C2410A通过对程序状态寄存器（PSR）中的F位和I位进行设置控制CPU的中断响应。

如果设置PSR的F位为1，则CPU不会响应来自中断控制器的FIQ中断；如果设置PSR 的I位为1，则CPU不会响应来自中断控制器的IRQ中断。

如果设置PSR的F位或I位设置为0，同时将中断屏蔽寄存器（INTMSK）中的相对应位设置为0，CPU响应来自中断控制器的IRQ或FIQ中断请求。

43.S3C2410A中的中断控制器能够接收来自56个中断源的请求；44.S3C2440A中的中断控制器能够接收来自60个中断源的请求；45.每个DMA控制器可以处理以下4种情况：（1）源和目的都在系统总线上；（2）源在系统总线上，目的在外围总线上；（3）源在外围总线上，目的在系统总线上；（4）源和目的都在外围总线上。

46.S3C2410A每个DMA通道有9个控制寄存器，4个通道共有36个寄存器。

每个DMA通道的9个控制寄存器中有6个用于控制DMA传输，另外3个用于监控DMA控制器的状态。

47.如果在一个存储系统中，指令预取时使用的一个cache，数据读写时使用的另一个cache，各自是独立的，这时称系统使用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。

48.存储器按存储信息的功能，分为随机存取存储器（Random Access Memory，RAM）和只读存储器（Read Only Memory，ROM）。

49.Flash memory（闪速存储器）是嵌入式系统中重要的组成部分，用来存储程序和数据，掉电后数据不会丢失。

Bank控制寄存器BANKCONn：控制各bank的片选，访问周期。

二、简答题1.什么是嵌入式系统？嵌入式系统的特点是什么？答：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能，可靠性，成本，体积，功耗严格要求的专用计算机系统特点：与应用密切相关，实时性，复杂的算法，制造成本，功耗，开发和调试，可靠性，体积2.简要说明嵌入式系统的硬件组成和软件组成。

答:硬件组成：微处理器，存储器，输入设备和输出设备。

软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。

3.S3C2410A的AHB总线上连接了那些控制器？APB总线上连接了那些部件？AHB：LCD控制器，LCD DMA，总线控制器，USB主控制器，中断控制器，ExtMaster，电源管理，Nandflash控制器，储存器控制器。

APB：通用异步收发器，内部集成电路总线（IIC），USB设备控制器，集成电路内部声音总线（IIS），MMC/SD/SDIO主控制器，通用I/O端口（GPIO），看门狗定时器（WDT），定时时钟（RTC），总线控制器，A/D转换器，串行外设接口，定时器/脉宽调制。

4.ARM体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？答，支持7种类型的异常异常处理过程：（进入异常）PC→LR，CPRS→SPSR，设置CPSR的运行模式位，跳转到相应的异常处理程序，（异常返回）LR→PC，SPSR→CPSR，若在进入异常处理时设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。

Reset＞数据中指＞快速中断请求（ＦＩＱ）＞中断请求（IRQ）＞指令预取中止＞未定义指令和软件中止。

5.存储器生长堆栈可分为哪几种？各有什么特点？4种，满递增堆栈，满递减堆栈，空递增堆栈，空递减堆栈。

6.简述存储器系统层次结构及特点。

答：层次结构：包括Ｃａｃｈｅ，主存储器和辅助存储器特点：7.简述I2S总线接口的启动与停止过程。

通过I2S控制寄存器IISCON控制，当控制寄存器IISCON的地址为0=I2S禁止（停止）；当控制寄存器IISCON的地址为1=I2S允许（开始）。

8.简述ARM系统中的中断处理过程。

中断处理过程包括：中断请求、中断排队或中断判优、中断响应、中断处理和中断返回9.ARM微处理器支持哪几种运行模式？各运行模式有什么特点？User：用户模式。

绝大部分的任务执行都在这种操作模式下，此为正常的程序执行模式。

FIQ：快速中断模式。

支持数据传送或通道处理。

IRQ：普通中断模式。

用于一半中断处理。

Supervisor：管理模式。

一种操作系统受保护的方式。

Abort：中止模式。

在访问数据中止后或指令预取中止后进入中止方式。

System：系统模式。

是操作系统一种特权级的用户方式。

Undef：未定义模式。

当执行未定义指令时会进入这种操作模式。

10.当PCLK=66.5MHz时，选择不同的时钟分频（1/2、1/4、1/8、1/16）输入，分别计算定时器最小分辨率、最大分辨率及最大定时区间。

答：最小分辨率：定时器输入时钟频率=ＰＣＬＫ／{ｐｒｅｓｃａｌｅｒ＋１}／{ｄｉｖｉｄｅｒ值}＝６６.5/{0+1}/{2}=33.2500(MHz)一个计数脉冲时间=1/33.2500MHz=0.0300(us)最大分辨率：定时器输入时钟频率=PCLK/｛255+1｝/{2}=66.5/256/2=129.8828一个计数脉冲的时间=1/129.8828=7.6992（us）最大定时区间：由于TCNTBn=65535，计数到0共65536个计数脉冲，所以65536*7.6992=0.5045（sec）。