PCI接口扩展卡的快速开发方案
pxi标准接口定义
pxi标准接口定义PXI（PCI eXtensions for Instrumentation）是一种用于自动测试和测量系统的开放式标准接口。
它是一种基于PCI总线的模块化测量和控制平台，提供了高速数据传输、可扩展性和可靠性。
PXI标准接口的定义和应用领域将在本文中进行探讨。
1. 概述PXI标准接口是由美国国家仪器标准委员会（NIVSC）制定的。
它最早的版本是在1997年发布的，并在随后的几年中不断发展和完善。
与传统的测试和测量系统相比，PXI接口提供了更高的带宽和更低的延迟，适用于高速数据采集和快速控制。
2. PXI硬件PXI硬件由主机控制器、插槽、模块和后板组成。
主机控制器通过PCI总线与插槽通信，插槽用于安装模块，后板用于提供电源和时钟等接口。
PXI接口采用了插拔式机械结构，使得模块可以方便地插入和拔出，方便了系统的构建和维护。
3. PXI模块PXI模块是测试和测量系统的核心组成部分。
它们可以进行采集、控制、生成信号等操作，并通过PXI接口与主机控制器进行通信。
PXI模块的种类非常丰富，包括数据采集卡、信号发生器、数字多用途IO卡等。
不同的应用场景需要不同类型的模块来满足测试和测量的需求。
4. PXI总线PXI总线是主机控制器与插槽之间进行数据传输的通道。
它采用PCI总线的架构，具有高速数据传输和低延迟的特点。
PXI总线的带宽和延迟对于测试和测量系统的性能至关重要，可以确保数据的及时准确传输，降低系统的响应时间。
5. PXI软件PXI软件是支持PXI标准接口的操作系统和应用程序。
通常，PXI系统使用基于Windows的操作系统，例如Windows 10。
此外，还有一些专门用于测试和测量领域的应用软件，如LabVIEW、TestStand等。
PXI软件提供了友好的用户界面和丰富的功能，简化了测试和测量系统的开发和使用。
6. PXI应用领域PXI标准接口广泛应用于各种测试和测量领域。
例如，它可以用于电子设备的测试和验证，如电源稳定性测试、功率分析和数字信号处理等。
一种通过pci express接口读取计算机物理内存的设备的制作方法
一种通过pci express接口读取计算机物理内存的设备的制作方法目录1. 引言1.1 背景和意义1.2 结构概述1.3 目的2. PCI Express接口简介2.1 PCI Express标准概述2.2 PCI Express接口工作原理2.3 PCI Express设备和插槽类型3. 计算机物理内存读取方法分析3.1 计算机物理内存的作用和组成3.2 常见的计算机物理内存读取方法及其局限性分析3.3 PCI Express接口在计算机物理内存读取中的优势评估4. 设备制作方法详解4.1 设备材料和硬件要求准备4.2 设备制作步骤和流程指南4.3 设备功能测试和性能评估方法介绍5. 结论与展望5.1 制作方法总结与成果展示5.2 设备应用前景与发展方向展望5.3 结论与致谢部分1. 引言1.1 背景和意义在现代信息技术的高速发展背景下，对计算机内存访问和读取速度的需求越来越高。
计算机的物理内存是其中关键组成部分之一，其性能直接影响着计算机整体的运行速度和效能。
为了满足对内存访问速度的要求，人们一直在探索不同的读取方法和技术。
传统的计算机内存读取方法主要基于内存总线或者外设接口，例如PCI接口、USB接口等。
然而，这些方法存在一些局限性，如读取速度较慢、带宽有限等问题。
因此，研究人员开始寻找更快速、更高效的内存读取方法。
本文将介绍一种通过PCI Express接口读取计算机物理内存的设备制作方法。
通过利用PCI Express接口的高带宽和快速数据传输特性，可以实现对计算机物理内存的高效读取，并提升计算机系统整体性能。
1.2 结构概述本文主要包括五个部分：引言、PCI Express接口简介、计算机物理内存读取方法分析、设备制作方法详解以及结论与展望。
在引言部分，将介绍本文的背景和意义，并概述计算机物理内存读取方法的研究现状。
同时突出了PCI Express接口在提升计算机内存读取速度方面的优势。
pcie规范
pcie规范PCIe（Peripheral Component Interconnect Express）是一种高速串行总线规范，用于在计算机系统中连接各种外部设备和扩展卡。
PCIe是一种基于总线结构的互联技术，它提供了更高的带宽和更快的数据传输速度，以满足现代计算需求日益增长的需求。
本文将详细介绍PCIe规范，包括其历史、特点、工作原理以及应用领域。
PCIe的历史可以追溯到1992年，当时英特尔、IBM和康柏就开始开发PCI（Peripheral Component Interconnect）总线规范，用于取代传统的ISA和VLB总线。
PCI总线规范在1993年发布，迅速成为标准计算机接口，并在20世纪90年代普及开来。
然而，随着计算机性能的不断提升和多媒体、网络等应用的广泛应用，PCI总线的带宽和性能已经无法满足需求。
为了提供更高的带宽和更快的数据传输速度，PCI-SIG（PCI Special Interest Group）于2004年发布了PCI Express规范，即PCIe 1.0版本。
PCIe采用了全新的串行总线结构，以替代传统的并行总线。
相较于PCI总线，PCIe具有更高的数据传输速度、更低的延迟、更高的带宽和更好的可伸缩性。
PCIe的特点主要体现在以下几个方面：1. 高速传输：PCIe提供了多个版本，每个版本都有不同的数据传输速率。
当前最常见的PCIe 3.0版本，具有每条通道8 Gbps的传输速度，每条通道相当于一个全双工的高速通道。
2. 可伸缩性：PCIe采用点对点连接的拓扑结构，每个设备都有一个独立的通道，与其他设备无冲突。
这种可伸缩性使得PCIe可以支持大量的设备以及更复杂的系统架构。
3. 低延迟：由于PCIe采用了串行传输，相较于并行总线具有更低的延迟，能够更快地处理数据。
4. 热插拔支持：PCIe支持热插拔特性，即可以在计算机运行时插入或拔出设备，而不需要重启计算机。
基于PCI和FPGA的高速数据采集系统
新技术·新业务DOI:10.3969/j.issn.1006-6403.2023.08.014基于PCI和FPGA的高速数据采集系统［张四维 王勋志 谭静波］为了准确、实时地采集工业现场快速变化的数据，设计了一种基于外设部件互连标准（Peripheral Component Interconnect，PCI）和FPGA的高速数据采集系统，系统主要包括高线性度模拟光耦模块、高速模数转换模块、同步动态随机存储器控制模块、PCI通信模块、FPGA及其软件系统等。
系统把PCI总线具有的兼容性强，数据传输快等特点和FPGA具有的灵活可编程性结合起来，并引入了高线性度的模拟光耦模块和具有流水线结构的高速模数转换器（THS1206），使系统具有传输速率高、数据处理能力强和抗电磁干扰能力强等特点，仿真和实验结果验证了设计的正确性。
张四维湖南省交通规划勘察设计院有限公司，本科毕业于郑州轻工业大学，主要研究方向为嵌入式系统设计。
王勋志湖南省交通规划勘察设计院有限公司，硕士毕业于中南大学，主要研究方向为嵌入式系统设计。
谭静波湖南省交通规划勘察设计院有限公司，本科毕业于湖南科技大学，主要研究方向为嵌入式系统设计。
关键词：数据采集线性光耦 THS1206 FPGA PCI摘要1 引言在信号处理技术中，数字信号的处理是主流及趋势；而在数字信号处理技术中起关键性作用的就是前期的数据采集工作。
工业现场常常有一些快速变化的数据需要采集，根据香农采样定理，采样频率应该不小于模拟信号频谱中最高频率的2倍，故要求数据采集系统要有高的采集速率。
与此同时，高速采集到的大量数据也需要及时或是实时进行处理，这对采集系统的数据处理器的性能有高的要求。
外设部件互连标准（Peripheral Component Interconnect，PCI）总线是目前最先进的计算机总线之一，具有兼容性强、功能全、传输速率快等特点，它不受限制于具体的处理器，可以为高速的外围设备与中央处理器（CentralProcessing Unit，CPU）之间提供高性能、高吞吐量的数据通路[1]。
基于FPGA结构高速PCIe总线传输系统设计与实现
参考内容
基本内容
在现代计算机系统中，快速、高效的数据传输是至关重要的。直接内存访问 （DMA）是一种可实现这一目标的技术，其允许特定设备直接从内存中读取或 写入数据，而无需通过CPU进行干预。如今，基于FPGA（现场可编程门阵列） 的PCIe（Peripheral Component Interconnect Express）总线接口的DMA 传输设计已被广泛应用于高速、高效率的数据传输。
二、基于FPGA的PCIe总线接口的 DMA传输设计
基于FPGA的PCIe总线接口的DMA传输设计主要涉及两个关键部分：FPGA和DMA 控制器。
1、FPGA
在DMA传输设计中，FPGA被用作PCIe总线接口的实现。FPGA接收来自PCIe总线 的数据，并将其存储在内部RAM中。此外，FPGA还负责管理数据的传输过程， 包括数据的打包、解包、校验以及错误检测等。
系统设计：
基于FPGA结构高速PCIe总线传输系统的设计主要分为硬件设计和软件设计两 个部分。首先，硬件设计方面采用了高性能的FPGA芯片和相应的接口电路，以 确保数据传输的速度和稳定性。同时，为了提高系统的可靠性，采用了冗余设 计和故障检测技术。
其次，软件设计方面，通过对PCIe总线协议的研究和分析，采用了符合协议规 范的驱动程序和数据传输算法，以保证数据传输的正确性和实时性。此外，为 了提高系统的可维护性和可扩展性，采用了模块化和分层的设计方法。
系统测试与评估
为验证本次演示所设计高速数据采集系统的性能，我们进行了相应的测试。测 试结果表明，该系统的数据传输速度可达1000 MB/s，数据采集精度为12 bits，采样率可达1 GS/s，能够满足大多数高速数据采集应用的需求。评估 结果表明，本次演示所设计的高速数据采集系统在性能和稳定性方面具有一定 的优势。
PCI、PCI-X、PCI-E区别
PCI、PCI-X、PCI-E区别一、PCI总线PCI总线标准是由PCISIG于1992年开发的，已经有超过8年的历史。
PCI的总带宽=33MHz×32BIT／8=133MB/二、PCI-X总线PCI- X是在增加了电源管理功能和热插拔技术的PCI V2.2版本的基础上，将PCI的总带宽由133MB/S增至1.066GB/s。
同时它还采用了分离实务即多任务的设计，允许一个正在向某个目标设备请求数据的设备，在目标备未准备好之前处理其他任何事情；而在目前的PCI体系中，设备在完成一次请求之前不能理会任何事情，此时总线时钟周期都被白白浪费掉了。
同时PCI-X还允许把没有准备好发送数据的设备从总线上移走，这样总线带可以被其他事务使用，使总线的利用率大幅上升。
所以，在相同的频率下，PCI-X将能提供比PCI高14%～35%性能。
PCI-X还采用了与IA-64相同的128Bit标准尺寸数据块设计，使通过总线的数据块大小相同，这样就提了更多的流水线机制，改善了处理器的管理。
PCI-X目前分为66MHz、100MHz和 133MHz三个版本。
工作于66MHz的PCI-X控制器将能访问最多4个PCI-X设当然，如果增加PCI-X至PCI-X的桥接芯片，那么可以支持更多的设备。
66MHz PCI-X拥有533MB/s的带宽。
PC 总线是共用的,有66,100和133三种.100MHz PCI-X的设备均工作于100MHz下，此时PCI-X总线只能管理最多两个PCI-X设备，在64bit总线和100频率下，拥有800MB/s的带宽。
最豪华的133MHz PCI-X 工作于133MHz，将能提供惊人的1066MB/s带宽。
三、PCI-E总线PCI Express是新一代能够提供大量带宽和丰富功能的新式图形架构。
PCI Express可以大幅提高中央处理器（C 和图形处理器（GPU）之间的带宽。
对最终用户而言，他们可以感受影院级图象效果，并获得无缝多媒体体验。
基于PCIe总线的高速数据采集卡设计与实现
ｄｅｓｉｇｎ，ｈａｒｄｗａｒｅ
ｉｎｔｅｒｆａｃｅ ａｎｄ ｓｏｆｔｗａｒｅ ｐｒｏｇｒａｍ ｏｆ ｔｈｅ
ｑｕｉｓｉｔｉｏｎ ｃａｒｄ ｔｒａｎｓｆｅｒ
ｓｔａｔｅ
ａｎａｌｙｚｅｄ ａｎｄ ｄｉｓｃｕｓｓｅｄ ｍａｉｎｌｙ，ａｎｄ ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ ｈｉｇｈ—ｓｐｅｅｄ ＤＭＡ ｄａｔａ
模拟输入信号１ 模拟输入信号２
需要进行灵活的配置，并且ＰＣＩｅ高带宽优势明显。 本设计使用Ａｈｅｒａ公司Ｃｙｃｌｏｎｅ ＩＶ ＧＸ系列的ＦＰ— ＧＡ芯片ＥＰ４ＣＧＸ３０ＣＦ２３Ｃ８。该芯片集成了ＰＣＩｅ ＩＰ 硬核模块，实现×４通道的ＰＣＩｅ接口。ＩＰ核采用分层 结构，即分别为物理层、数据链路层、传输层和用户应
１
收稿日期：２０１２—０６—０１ 基金项目：辽宁省教育厅高校科研计划项目（ＬＳ２０１００３２）；中央 高校基本科研业务费专项资金资助（ＤＵＴ １０ＪＲｌ４） 作者简介：李木国（１９５３一），男，辽宁庄河人，教授，主要研究方 向为网络运动控制、图像测量等；黄影（１９８７一），女，吉林松原 人，硕士，主要研究方向为数据采集接口技术。
３．２
… ～一
３２－ｂｉｔ中断服务０ｘ２为允许ＰＣＩｅ产生中断；０ｘ３为ＤＭＡ 寄存器 传输结束中断
。如８誓盏甚鬻输寄存器每传送一个双字地址自删Ⅱ４
～～
。．
３２一ｂｉｔ
ＤＭＡ传输每传送一个双字自动减４，直到减为０，
ＭＢ
字节寄存器ＤＭＡ传送一次最多为２
… …～
３２－ｂｉｔ
ＤＭＡ传输ＯｘＯｌ：ＤＭＡ读操作（Ｐｃ机到ＦＰＧＡ端）； Ｏｘｌ００：ＤＭＡ写操作（ＦＰＧＡ端到Ｐｃ机）
发挥ＰＣＩｅ高带宽的优势，在ＦＰＧＡ内部开辟了深度为 １２８ ＫＢ的ＦＩＦＯ缓存空间用于缓存Ａ／Ｄ采集的数据， 上位机获得数据时可以通过ＤＭＡ方式传输。 本文所设计的采集卡的关键技术集中在ＰＣＩｅ的 ＤＭＡ实现上，本节将讨论ＰＣＩｅ传输时数据包的ＴＬＰ 结构以及基于ＦＰＧＡ实现的ＰＣＩｅ的ＤＭＡ写操作核心 状态机的设计与实现。
PCI-PCI-E高速实时DMA传输驱动设计
PCI/PCI-E高速实时DMA传输驱动设计摘要：根据WDM驱动模型设计了驱动程序,介绍了WDM驱动的设计方法，对驱动开发中的常见问题进行了详细阐述，着重讲解了高速实时DMA传输系统中驱动和上层控制程序的设计方案。
以VC++6.0和WDK作为开发平台,完成了Windows NT系统下高速实时数据传输驱动的开发。
关键词： PCI/PCI-E； DMA； WDK；实时随着在线高清电影以及实时视频会议等应用的快速发展，数据传输呈现速率高、实时性强，数据量大的趋势,由此产生了高速实时数据传输的问题。
在众多高速实时数据传输的设计方案中，PCI/PCI-E总线不可比拟的传输速率优势成为设计高速传输设备时的首选总线[1-2]。
为了能够正常使用PCI/PCI-E总线进行高速数据传输，必须开发相应平台下的设备驱动程序。
本文以自主研发的BCS5731芯片为例，介绍了在Windows NT环境下基于WDM模型的PCI/PCI-E总线设备驱动开发方案，着重分析了高速实时传输系统中驱动部分的设计与实现。
1 WDM驱动程序设计1.1 WDM驱动模型介绍[3] WDM模型是微软针对Windows 2000及后续操作系统制定的驱动开发模型,具有即插即用和电源管理等方便用户使用的特性。
目前微软正力推新一代的WDF驱动开发模型，但从本质上来说WDF是对WDM进行封装后的模型；而且WDM模型的驱动开发实例众多，极大地方便了驱动的开发，所以本文采用了WDM驱动开发模型。
WDM驱动基于分层的模式实现。
完成一个设备的操作至少需要两个驱动设备共同完成[4]。
其中与系统连接最紧密的是底层总线驱动，而总线驱动也是最为复杂的部分。
目前总线驱动通常由操作系统提供，驱动开发者只需要开发设备驱动以及可能需要的过滤驱动。
图1所示为WDM驱动模型层次结构图。
1.2 驱动实例设计对于WDM驱动而言，主要的函数是DriverEntry例程、AddDevice例程、PnP例程以及各个IRP的派遣例程。
基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用
片 Ｆ Ｇ 里 。可 以 对 整 个逻 辑 进 行 仿 真 调 试 。 重 点 叙 述 了 ＡＬ Ｅ Ａ 公 司提 供 的 ６ Ｐ Ａ ＴＲ ４位 ＭＡ Ｔ Ｒ Ｔ ＧＥ ＩＳ Ｅ 、ＡＲ Ｔ接 口 Ｉ Ｐ核
—
Ｐ ｍｔ４的 原 理 和 结 构 。 ＣＩ ６ 以及 基 于此 Ｉ 在 网络 隔 离 系统 内外 网之 间 实现 高速 数 据 通 讯 应 用 。 Ｐ核
关键 词 ： Ｃ 。 Ｐ ＩＩ ， Ｐ Ａ， Ｐ核 Ｆ Ｇ 网络 隔 离 系统
Ａｂ ｔａ ｓ ｒｃｔ
Ａ ｍｅｈ ｄ ｆ ｒ ｉ ｌｍｅ ｔ ｇ ＣＩｉｔｒ ｃ ｔ Ｐ ｃ ｒ ｓ ｎ ｒ ｄ ｃ ｄ ｉ ｔ ｉ ｐ ｐ ｒ ｈ ＣＩｉｔ ｒ ｃ ｎ ｏ ａ ｏ ｉ ｗ ｓ ｔ ｏ ｏ ｍｐ ｅ ｎ ｉ Ｐ ｎ ｅ ｆ ｅ ｗｉ Ｉ ｏ ｅ ｉ ｔ ｕ ｅ ｎ ｈｓ ａ ｅ ， ｅ Ｐ ｎｅ ａ ｅ ａ ｄ ｌｃ ｌｌｇｃ ａ ｎ ａ ｈ ｉ ｏ Ｔ ｆ ｉ ｅ ｒ ｔｄ ｎ ｏ ｌ ｏ ｅ Ｆ ＧＡ ｉ ｔ ｅ ｄ ｓ ，ｏ ｃ ｎ ｅ ｓｌ ｓ ｎ ｇ ａ ｅ ｉ ｎｙ ｎ Ｐ ｎ ｈ ｅ ｉ ｓ ａ ａ ｉ ｉ ｌ ｅ ｏ ｅ ｕ ｅ ｗｈ ｌ ｌｇ ｃｔ ｒ ｕ ｈ ｗｈｃ ｉ ｎ ｏ ｔ ｏ ｔ ｇｎ ｙ ｍｕａ ｒ ｄ ｂ ｇ ｔ ｏｅ ｏ ｉ， ｏ ｇ ｉｈ ｔ ｔ ｈ ｈ ｍｅ ａ ｄ ｃ ｓ ｆ
的 资 源 。 于此 Ｉ 基 Ｐ核 网络 隔 离 器 的 高 速 采 集 卡 的 应 用 和 设 汁测 试 此 Ｉ 功 能 的用 户 逻 辑 。 Ｐ核
１ ＰＣｌ ｍｔ４ Ｉ ６ Ｐ核 的资 源 介 绍
＿
器 鍪
图１ Ｐ — ６ ＣＩＭＴ ４信 号 结构 图
根 据 用 户 性 质 的 不 同 ， ＣＩ 口 类 型 分 为 两 种 ： Ｓ Ｅ Ｐ 接 ＭＡ Ｔ Ｒ
PCI-E NVMd
NVMe推动PCIe与闪存紧密结合当闪存时代到来，数据中心的存储会是以什么形式存在呢？磁盘时代毫无疑问，磁盘阵列是数据中心存储的主要组成部分，在磁盘阵列的组织下，大量磁盘可以并发工作，满足应用对存储性能的需求。
但是闪存不一样，闪存代表的是更简单、高效、高性能的存储。
要达到这个效果，接口和接口走的协议是非常重要的一环，SCSI/SAS的一套体系显然是无法充分发挥闪存性能的，可以预见的是PCIe/NVMe是闪存的未来。
本文也将围绕PCIe/NVMe来谈下闪存的未来。
针对磁盘可以说SAS是一个非常优良的接口，在其设计之初就将数据怎样写进磁盘进行了全面的考虑，通过HBA卡组织多块硬盘方便的组织在一起形成一个完整的存储池，另一方面SAS的接口带宽已经发展到了12Gb/s，而且当下随着光纤SAS技术的发展，其在存储阵列中的应用也越来越多，可以说SAS 是磁盘完美搭档。
但是SAS的体系架过于复杂，对于追求高性能而且可靠性比磁盘高的多的闪存来说SAS自然并不是一个好选择，这就催生了固态硬盘接口从SAS/SATA向PCIe的转换，但是出现的新问题是物理接口转换到PCIe之后，那么数据传输协议使用什么呢？LSI之前的做法是在PCIe闪存卡中加入一个SAS控制器进行转接，这种做法将闪存产品的形态快速的从固态硬盘转向了PCIe闪存卡，但是从根本上讲这依然是一个SAS固态硬盘。
PCIe闪存卡需要的是一个新的高效、简洁而且能发挥其高性能的协议标准，之前Fusion-io为代表的闪存初创公司也做出了努力，但是其标准并不开放，所以并没有受到广泛的重视，就在这样一个背景下NVMe就在这种背景下被设计出来，简单说来NVMe规范了PCIe闪存卡存储数据的协议标准，使得PCIe成为了更优秀的硬盘接口。
从上图可以直观的看出从应用到闪存盘的过程中，到NVMe驱动器的路径要比到SAS驱动器的路径短，简化的路径缩短了数据传输的中间环节。
NVMe 相对于SCSI/SAS的延迟上的降低是非常明显的。
基于NI-VISA的PCI板卡驱动程序开发
基于NI-VISA的PCI板卡驱动程序开发张艳华科0引言驱动程序是计算机与设备通讯的特殊程序，操作系统只有通过这个接口，才能控制硬件设备的工作并实时、准确的将信息传递给主机。
PCI总线是PC机广泛采用的外设总线架构，在构建基于PC的信息处理系统中，常常被选择为数据传输通道。
传统的PCI设备驱动程序开发平台有WDM、VC、Linux等，但在这种平台上进行驱动程序的开发，需要设计人员熟知操作系统的内核结构，且操作起来比较繁琐，对缺少驱动开发经验者显得比较困难。
本文介绍一种简单、快速的PCI接口驱动程序开发方法。
使用NI-VISA的Driver Wizard 向导可以方便的生成具有产生中断功能的驱动程序，在NI Labwindows/CVI环境下，可对中断事件进行检测和处理。
1基于NI-VISA的驱动程序1.1NI-VISA概述NI-VISA(Virtual Instrument Software Architecture,以下简称为"VISA")是美国国家仪器NI(National1nstrLlrnent)公司开发的一种用来与各种仪器总线进行通信的高级应用编程接口。
VISA总线I/0软件是一个综合软件包,它不受平台、总线和环境的限制,可用来对USB、GPIB、串口、VXI、PXI和以太网系统进行配置、编程和调试。
VISA是虚拟仪器系统I/O接口软件，基于自底向上结构模型的VISA创造了一个统一形式的I/O控制函数集，并且对于初学者来说这些函数集是简单易用的。
1.2基于VISA的驱动程序开发架构“驱动程序”通常是指安装于操作系统上，供应用程序调用以操作硬件设备的一组函数。
驱动程序提供面向应用程序的API接口函数，把应用程序对API函数的调用翻译成硬件可以理解的底层寄存器操作。
驱动程序封装了具体的硬件操作，软件设计者不需要了解具体的操作细节就可以开发基于硬件的应用程序。
基于VISA的驱动又称为“仪器驱动”，这是由于VISA广泛应用于虚拟仪器的开发。
PLX 技术 PCI 桥接器 - 贸泽电子 - 电子元器件分销商
322P L X T e c h n o l如订购数量大于表中所列，请来电询价。
/plxtechnologyExpressLane™ PEX 8114 PCI Express 至 PCI 桥接器ExpressLane™ PEX 8114 是一种高性能桥接器，按照 PCI Express 到 PCI/PCI-X 桥接器规范 1.0 设计，让设计人员能够从原有 PIC 和 PIC-X 总线接口迁移到新的高级串行 PIC Express 上。
这种两端口设备配有标准但又具有灵活性的 PCI 这款 ExpressLane™ PEX 8311 1 通道 PCI Express (PCIe) 到 32 位、66 兆赫通用本地总线桥接器提供了两种标准之间的完整协议转换。
该设备使得用户能够添加可扩充高带宽互联到多种应用上，包括通讯线卡、监视系统、工业控制、 IP 媒体服务器和医学成像。
ExpressLane™ PEX 8311 PCI Express 至 PCI 桥接器该 ExpressLane™ PEX 8525/8525S 设备提供 24 个 PCI Express 通道，能够配置高达 5 个灵活端口。
该交换器符合 PCI Express Base 规范的修订版 1.1。
该 24 通道交换器让用户能够添加可扩充的高带宽 I/O 到多种应用上，包括服务器、存储器、通讯、刀锋服务器和控制嵌入式系统。
这款 PEX 8525/8525S 非常适于扇出、聚合、双显卡、对等网络和智能 I/O 模块应用。
该架构支持工业界最低的 115 纳秒延迟（x8 到 x8）进行 24 通道交换机的数据包直通。
将它同较大数据包内存(1024 字节最大有效载荷大小）非阻截内部交换器架构结合，可为要求高性能的应用提供线路的全速速率。
PEX 8532 PCI Express 交换器ExpressLane™ PEX 8532 设备提供 32 PCI Express 通道，能够配置多达 8 个灵活端口。
PCI Express Gen2系统互连方案
插拔互 连优化 的 ０ Ａ单通道 电源开关 。Ａ ２ ４ 低激活 ． ５ Ｐ １５（
状态 ） Ａ ２ ５ 高激活状态 ） 和 Ｐ １ ５（ 可根据高容性负载和短
ＬＩ Ｓ 宣布向 ＯＥ Ｍ客户提供 Ｌ ＩＡ ２ ０ ＳＳ Ｓ ２ ８双核 ６ ｂ Ａ 路的可能性 ，为消费 、计算和 通信应用提供 全面的保护解 Ｇ ／Ｓ Ｓ ｓ
新 的 ＩＴ 架构 支持 Ｄ 前所 未有 的 ８个 非
透 明 桥 接 功能 ，以
实现根联合体 （ ｏ ｔ ｏ ｌ Ｒ ｏ ｍｐ ｘ）的隔离 、故障转移支持和 多 Ｃ ｅ 优势， Ｈ ， ￣Ｐ Ｊ 线速提供安全处理能力等。 匿囡田
Ｐ ｅ域之间处理器 间的通信 。 Ｃｌ
ＬＳｌ ＷＷＷ． ｃｏｍ Ｉ ｓＬ
在虚拟环境 中实现 更高性能 ， 提高系统性能和数据安全性 ，
并进一步优化服务质量（ｏ ）匿团豳 Ｑ Ｓ。
Ｌ ＷＷＷ． ｃｏｍ Ｓｌ Ｉ ｓＬ
稳定性。 圈征飘囡
Ｄｉ ｏｄｅ ＷＷＷ， ｏｄｅ ｃ ｓ ｄｉ ｓ． ｏｍ
Ｌ … … 一 …
ＭＳ ．ＬＥ ＯＰ ８ — Ｐ封装 。其快
Ｌ ＩＡ ２ ０ ｏ ＳＳ Ｓ ２ ８Ｒ Ｃ集成了 ７ ２位 Байду номын сангаас Ｒ －３ ３Ｓ Ｒ Ｍ 接 速 １ ｐ Ｄ ３１３ Ｄ Ａ Ｏ ｓ瞬态 响应时 间可防 止不必 要的 系统关机 或重新 启 １ 专用硬件加速 引擎以及高性能双核 ８ ０ＭＨ ｏ ｒＣ 动 ，而其 精确 的 １ ３、 ０ ｚＰ ｗｅＰ Ａ电流 限制功能 有助于 降低系统轨 电流
Ｐ ｌ ｘ ｒｓ ｅ ２系统互连方案 Ｃ ｐｅ ｓ Ｇ ｎ Ｅ
Ｉ Ｔ推出 Ｐ ｘ ｒｓ Ｐ ｅ ） ｎ Ｄ ＣＩ ｐｅ ｓ（ Ｃｌ Ｇｅ ２系统互连 交换 Ｅ
如何快速实现CANopen主站设备——基于CANopen协议的PCI-5010P
・
・
・
・
４Ｐ 一 ００ Ｃｌ ５ １ Ｐ驱 动 安 装
Ｐ Ｉ ５ １Ｐ 通 信 卡 没 有 任 何 开 关 和 跳 线 用 于 分 配 中 断 Ｃ一 ００ 和 ＩＯ 地 址 ， 些 都 是 由 Ｂ Ｏ 自动 分 配 。 因 此 在 安 装 驱 动 ／ 这 ＩＳ 程 序之 前 板 卡 必须 事 先 安 装 到 Ｐ Ｉ 上 ， 下是 安 装 步骤 。 Ｃ 槽 以 通 常 在 新 加 装 Ｐ Ｉ 卡 后 ， 动 计 算 机 之 后 会 弹 出 “ 到 新 Ｃ 板 启 找 硬 件 ” 界 面 ， 时 需 要 手 动 把 Ｐ Ｉ ５ １Ｐ的 驱 动 所 在 的 文 的 这 Ｃ 一００ 件 夹 添 加 到 搜 索 的 位 置 ， 样 直 接 点 击 下 一 步 ， 动 程 序 加 这 驱
遵 守 工业 应 用规 范 。
（ ＭＴ） 力 的 Ｃ Ｎ ｐｎ设 备 称 之 为 Ｃ Ｎ ｐｎ主 站 设 备 。 除 Ｎ 能 Ａ ｏｅ Ａ ｏｅ
此 之 外 Ｃ Ｎ ｐ ｎ主 站 还 应 具 有 服 务 数 据 （Ｄ 客 服 端 功 能 ， Ａ ｏｅ Ｓ Ｏ） 这 样 Ｃ Ｎ ｐｎ 主 站 能 够 控 制 以 及 访 问 网 络 中 的 所 有 Ａ ｏｅ Ｃ Ｎ ｐｎ从 站 。 Ｃ 一 ０ ０ Ａ ｏｅ Ｐ Ｉ ５ １Ｐ就 是 具 有 这 些 功 能 的 Ｃ Ｎ ｐ ｎ主 Ａ ｏｅ 站 板 卡 （Ｃ Ｐ Ｉ接 Ｅ） Ｉ。下 文 将 介 绍 如 何 基 于 该 产 品 快 速 实 现 功 能 强 大 的 Ｃ Ｎ ｐ ｎ主 站 设 备 。 Ａ ｏｅ
本 期 文 章 将 介 绍 Ｃ Ｎ ｐｎ网 络 中 具 有 主 站 功 能 的 设 备 如 何 Ａ ｏｅ
开发。
驱 动 层 （Ｃ － Ｏ Ｏ ） Ｐ Ｉ ５ ＩＰ
基于PCI9056的PCI一驱多卡驱动开发
中 图 分 类 号 ：Ｐ ７ Ｔ ２３
文献标 识码 ： Ａ
文 章 编 号 ：６ ２ ７ ０ （０ ０ ０ — ０ ９ ０ １ ７ — ８ ０ ２ １ ）４ ０ ２ — ２
息按 一 定 的顺序 和大 小依 次存 放 。前 ６ ４个 自己的配 置空 间称
Ｐ ＩＯ ６可 以用 默认 值 进行 配置 ， Ｃ９５ 也可 以从 串行 Ｅ Ｐ Ｏ Ｅ Ｒ Ｍ 中加 载配置 内容 。本项 目中 由于有 两块开 发板 ， 每块 开发 板上
有 一 片 Ｐ Ｉ０ ６， 以 其 中 一 块 采 用 了 默 认 配 置 ． 外 一 块 通 Ｃ９ ５ 所 另 过 Ｅ Ｐ Ｏ 配 置 。 为 了 区别 两 块 芯 片 ， Ｅ Ｐ Ｏ 的 配 置 的 ＥＲ Ｍ 在 Ｅ Ｒ Ｍ
射 到 Ｉ０空 间还是 映射 到 内存空 间 。 地地 址空 间基 地址 寄存 ／ 本
器 （ 映 射 ） 用 于 设 置 本 地 地 址 空 间 ０在 本 地 端 的 基 地 址 ， 重 ： 本 项 目 中 设 置 为 Ｏ Ｏ ０ ０ ０ 。 在 Ｏ Ｓａｔ ｅ ｉ ｘ０００ １ ｎ ｔｒ ｖｃ Ｄ ｅ例 程 里 ，初 始 化 Ｋ ｍｏｙ ｎ ｅＫＩＲ ｎ ｅ类 对 象 ，然 后 通 过 这 些 类 的 Ｉ Ｏ Ｔ Ｍｅ ｒＲａ ｇ ， ｏ ａ ｇ Ｎ， Ｕ
图 １ 模 块 框 架
另 外 ，Ｒ Ｖ Ｒ ＷＯ Ｋ Ｄ Ｉ Ｅ Ｒ Ｓ提 供 了 Ｋ ｍｏｙ ａ ｇ Ｍｅ ｒＲ ｎ ｅ类 实 现 对 内 存 映 射 芯 片 的 访 问 ， ＩＲ ｎ ｅ用 来 对 １ 映 射 芯 片 的 访 问 。 Ｋ ｏ ａｇ ０
２ Ｐ ９ ５ Ｎ． ＣＩ ０ ６ ￣ 置
pci术概念 -回复
pci术概念-回复什么是PCI？PCI是英文Peripheral Component Interconnect的缩写，中文翻译为外部设备插槽。
它是一种计算机总线标准，用于连接外部设备与计算机的主板。
PCI接口是由全球互联网协会（PCI-SIG）开发和发布的，已经成为现代计算机的重要组成部分。
PCI的发展与进化：PCI标准最初是在1992年发布的，随后的几年内，这一标准快速发展，逐渐替代了ISA（Industry Standard Architecture）总线接口。
在1995年，PCI2.0的标准问世，增加了电源管理和处理PCI总线主动管理和控制能力。
接下来的几年内，PCI标准不断发展，发布了PCI-X和PCI Express的版本，以满足不断增长的计算机性能需求。
PCI的工作原理：PCI接口采用多总线架构，也就是指在计算机主板上会有多个PCI插槽，每个插槽都能插入一个或多个PCI设备。
PCI总线上的每个插槽都有一个唯一的编号，用于识别各个设备。
当计算机主机启动时，会自动进行插槽号分配，以确定每个设备的地址。
PCI的传输速度：PCI总线的速度通常以MHz（百万赫兹）为单位表示，早期的PCI 1.0标准速度为33MHz，每个总线周期传输32位（4字节）数据。
这意味着在每个时钟周期内，总线可以传输32位的数据，因此其最大传输速率为133MB/s。
随着技术的进步，PCI标准的速度相继提高，PCI 2.0的速度可以达到66MHz，PCI-X可以达到133MHz，而PCI Express可以达到2.5GHz的速度。
PCI的设备类型和插槽：PCI设备通常可以分为使用不同插槽的不同类型，包括标准PCI插槽（32位和64位）、PCI-X插槽和PCI Express插槽。
这些插槽有不同的外形和针脚排列，以适应不同设备的连接需求。
PCI的优缺点：PCI接口的优点之一是其通用性，兼容性非常好。
几乎所有的计算机主板都会提供PCI插槽，这使得用户可以轻松地连接各种PCI设备。
基于XDMA下的PCIe高速接口实现
基于XDMA下的PCIe高速接口实现摘要：随着测试系统的发展，基于高速总线PCIe接口的测试系统，其传输速率高支持热插拔，端对端传输下支持一推多，越来越体现出其独特的应用前景。
本文介绍用XDMA调用FPGA硬核实现PCIe2.0高速通讯，实现主机端到从机端以PCIe与AXI4-Lite的数据交互，并最终测试通讯速率可达500MB/s。
关键词：XDMA；PCIe2.0；FPGA；AXI4-Lite1PCIe概述PCI-Express(Peripheral Component Interconnect Express)为2001年英特尔提出的高速串行总线标准，采用分层传输机制[1]。
需发送数据时，数据先由核心层产生，然后传输给事务层封装为TLP(Transaction Layer Packet)，事务层又把数据发给数据链路层，数据链路层通过ACK/NAK协议保证数据包安全可靠的传递给物理层，物理层是设备连接和数据传输的最终桥梁，也是决定PCIe通讯只能端对端连接的因素。
需接收数据时，数据先通过物理层传递，再由链路层、事务层和核心层进行层层解包。
使用物理层进行开发设计时，PCIe的EP(End Point)端的时钟源由RC(Root Complex)端通过REFCLK+和REFCLK-提供100MHz的参考时钟，这也是RC端“一推多”的基础[2]。
2XDMA基本原理AMD给UltraScale和7系列FPGA芯片集成了DMA/Bridge Subsystem for PCI Express硬核即XDMA(Xilinx被AMD收购，是X的由来)。
XDMA里封装了PCIe协议的事务层、数据链路层和物理层处理逻辑和电路，并在事务层和物理层留出数据端口和电器端口给工程师进行对应开发。
根据传输方式分DMA传输可分为，总线主控式DMA和分散聚合式DMA，DMA开始传输数据后是往源地址和目标地址块能连续存储，总线主控式DMA要求预留连续的整块物理地址空间，分散聚合式DMA物理地址空间不要求连续，传输的数据是通过链表来寻址，这两种传输方式都会在数据传输完成后产生中断给主控器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCI接口扩展卡的快速开发方案摘要: 介绍了PCI总线扩展卡扩展卡的设计思路和方法，并结合一个多功能CAN通信I/OI/O卡的设计实例，介绍了PCI总线扩展卡的软硬件设计流程，给出了一套快速可行的解决方案。
关键词: PCI总线 PLX9052 设备驱动程序 Windriver随着计算机和控制技术的不断发展，很多工程人员都选用PC机作为控制系统的操作平台。
为了能够和外部设备通信，PC机上提供了外置的USB、串口、并口及内置的ISA、PCI等接口。
PCI总线接口速度快，系统占用率低，有完备的即插即用(PnP)管理体制，是目前计算机插卡式外设总线的事实标准。
笔者设计了一块PCI总线多功能CAN通信I/O卡，可以完成数字量I/O、CAN总线通信的功能。
本文将根据笔者的实际经验，介绍PCI接口扩展卡的软硬件设计流程和一种快速开发方案。
1 PCI总线简介PCI总线标准[1]由PCISIG(PCI Special Interest Group)制定，该组织的成员有Intel、IBM、DEC等公司。
目前PC机中使用的PCI 总线标准主要以PCI2.0为主，其频率为33MHz，字宽为32bit，电源电压为5V。
新版的PCI 标准向下兼容，并支持66MHz时钟，字宽为64bit，电压为3.3V。
PCI总线是一种时分复用复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。
主设备用FRAME信号指示，从设备拉低它的DEVSEL线表示响应传输请求。
PCI总线的数据传输以帧为单位，每次传输由一个地址周期(Address Phase)和多个数据周期(Data Phase)组成，。
AD0～AD31首先给出本次传输的首地址，后面紧跟一个或多个32位(4字节)宽的数据，多个数据的地址自动递增。
在地址周期，C/BE0～C/BE3这四根线的不同组合指示出在AD0～AD31上将要进行何种类型的操作，如C/BE0～C/BE3＝0110表示存储器读，C/BE0～C/BE3＝0011表示I/O写。
在数据周期，C/BE0～C/BE3对应AD0～AD31上四个字节的使能。
IRDY和TRDY分别表示主设备准备好和从设备准备好。
在传输过程中，只有IRDY和TRDY同时有效，传输才能继续；否则插入等待周期，用于在不同速度的设备之间协调工作。
计算机的接口卡一般会用到I/O端口、存储器空间、中断及DMA等计算机资源。
传统ISA 接口卡通过更改跳线来避免多块卡之间的资源冲突，PCI接口卡则摒弃了硬件跳线，由软件统筹分配资源，这被称为即插即用。
为实现此功能，PCI协议除了可以对I/O空间、存储器空间读写外，还定义了对配置空间的读写(C/BE0～C/BE3＝1010、1011)。
所谓配置空间，是指映射到每块接口卡上的256字节的特殊功能寄存器。
设计者事先在配置空间的指定位置写入需要申请使用的资源量，主板上电后，由PnP－Bios读取各卡的配置空间，对它们所需的资源进行统筹分配，再将分配结果写回对应的配置空间地址，完成自动配置。
2 PCI接口卡的硬件设计及调试以笔者设计的PCI卡为例，使用SJA1000实现CAN总线通信功能，需要映射32字节的存储器空间和一个中断资源，在功能上属于PCI从设备(Target-only Device)。
SJA1000的对外接口电路可以直接与Intel8051、8096及ISA总线连接，但是不能与PCI总线直接连接，因此需要设计用于逻辑转换的接口电路。
PCI接口电路的设计一般有两类方法：一类是使用FPGA/CPLD等可编程器件开发逻辑转换电路。
根据实现功能的多少，所需的等效门密度约为5000～15000门，可自行编程或者购买已有“软核”(IP CORE)的产品实现；另一类是使用标准接口芯片对PCI总线逻辑信号解码。
第一种方法开发成本高、难度大、周期长、测试设备昂贵，但是批量生产成本很低，适合大规模全定制或半定制ASIC 的生产。
第二种方法相对简单、开发周期短、性价比合理，适合本方案采用。
市场上的接口芯片供应商有PLX、AMCC、TI等公司。
其中，PLX公司的接口芯片PLX9052[2]价格便宜、供货渠道畅通、功能适用，因此这里选用PLX9052。
采用PLX9052的接口卡在逻辑上可分成三个功能模块：PCI接口部分、EEPROM部分和局部总线局部总线部分，。
PLX9052提供完备的PCI从设备支持，PCI接口部分的47根信号线可以直接与PCI连接器(俗称金手指)连接。
PCI连接器上有两根特殊的引线PRSNT1#和PRSNT2#，它们不参与PCI协议操作，只用来告知主板该卡消耗的电功率。
PLX9052 将PCI总线上的操作转换为对局部总线的操作，即通过LAD0～LAD7、RD、WR、CS等对SJA1000的寄存器进行访问。
举例来说，如果系统上电后分配给本卡的存储器地址空间为F680 0000～F680 001F，那么当系统通过PCI总线访问这个区域时，PLX9052会应答，并将其转换为局部地址0x0000～0x001F，对应于SJA1000的32个内部寄存器。
另外，PLX9052自身也有一些内部寄存器,它们被自动映射到另一片内存区域，可通过PCI总线直接访问。
PLX9052提供三种类型的局部总线信号：标准ISA模式、复用模式和非复用模式，其中复用模式和SJA1000的接口最吻合。
此模式的信号和8051CPU输出的信号基本相同，可以直接与SJA1000及其它类似接口的芯片相连，只是片选信号不再需要外部地址译码电路，而是由PLX9052内部逻辑完成。
局部总线的时钟可以与PCI时钟异步，由有源晶振提供。
控制信号LHOLD接地表示局部总线无需申请等待周期。
LINTi1是中断申请线，接有上拉电阻，确保无中断时停靠在空闲状态。
USER0～USER4是可编程I/O引脚，USER0、1设置为输入，USER2、3设置为输出，由PLX9052的内部寄存器控制，实现数字I/O功能。
SJA1000和82C250构成CAN总线接口电路，最高可支持1MHz的通信速率。
EEPROM部分用于初始化PLX9052的寄存器，在系统上电后读取。
PLX9052的EECS、EEDO、EEDI、EESK引脚分别与串行EEPROM 93LC46的对应引脚相连，其中EEDO引脚加有上拉电阻，使得在未安装EEPROM时，EEDO始终保持高电平状态，PLX9052仍然能够以缺省设置运行。
以下对几个主要寄存器的设置进行说明。
VendorID和DeviceID：生产厂商代号和芯片代号。
VendorID由生产商向PCISIG申请，DeviceID由生产商自行制定。
PLX公司的VendorID为10B5，PLX9052的DeviceID为9050，故设为10B5 9050。
ClassCode：表示PCI卡属于哪种类型，如多媒体卡、显卡等。
本设计中将其定为0000 0680，表示PCI 桥(PCI Bridge)设备。
Local Address Space 0 Range：设为FFFF FFE0，表示申请32字节的存储器空间。
Local Address Space 0 Local Base Address(remap)：设为0000 0001，表示将PCI总线上的地址转换为局部总线地址0x0000～0x001F。
Chip Select 0 Base Address：设为0000 0011，表示在局部总线地址为0x0000～0x001F时，局部总线的片选信号有效，用于SJA1000的片选。
Interrupt Control/Status: 设为0000 0041，表示中断使能，响应LINTi1上的中断申请。
CNTRL: 设为0060 0C80，表示USER0、USER1引脚用于输入，USER2 、USER3引脚用于输出，初始值分别为0、1，PCI数据传输等待超时长度为12个时钟周期。
根据PCI标准和PLX9052的说明文档，PCI连接器上所有的VCC、Vi/o 5V电源连接到一起，所有的GND端连接到一起，在尽可能靠近PLX9052电源引脚的地方放置高频去耦电容。
PCI总线的时钟频率为33MHz，不恰当的布线会导致信号线之间的延时关系混乱，因此PCI协议对布线做了严格的规定，要求主时钟PCI_CLK线的长度为2.5英寸，误差应小于0.1英寸，其它引线短于1.5英寸，推荐使用四层板。
设计中可以参考市面上的声卡和网卡布线实例，如考虑成本等因素，也可只使用两层板，双面覆铜接地。
经实践验证该卡能够稳定工作。
3 PCI接口卡驱动程序及软件设计在DOS环境下，操作系统对应用程序应用程序开放所有权限，开发人员可以使用汇编指令、BIOS函数等任何方法操作硬件资源，此处不再赘述。
在Windows系统中，为避免因不当的硬件操作而导致系统崩溃，应用程序不再具有直接的硬件访问权，如果要操作硬件，必须借助设备驱动程序。
现有的Windows系列操作系统产品众多，所使用的设备驱动程序结构也有所不同。
其中，VxD型驱动程序最古老，适用于Win3.x、Win95、Win98等操作系统；WinNT型驱动程序只适用于WinNT4.x 以下版本的操作系统；WDM型驱动程序是WinNT型驱动程序的升级版，适用于Win98、Win2000、WinXP等操作系统，是今后几年的应用主流。
Microsoft为设备驱动程序的编写提供了一些工具，如Windows Device Drivers Kit(简称DDK)，它包含了驱动开发所需的各种类型的定义和内核函数库。
如果直接使用DDK，开发者需要了解整个系统体系结构和WDM规范，熟谙上千个DDK函数的功能和使用场合。
用这种方法编制的驱动程序有很高的运行效率，但是开发难度大，测试流程繁琐，一般用于有一定研发和生产需求的单位。
为减轻开发者的负担，很多第三方厂商提供了辅助软件。
如Numega公司的DriverStudio软件，它将DDK函数按照逻辑功能组织，把很多常用功能封装成类，建立了一个基于C＋＋语言的面向对象的编程环境。
开发者面对的不再是上千个复杂凌乱的DDK函数，而是逻辑清晰的类库，大大降低了开发难度和开发周期，获得了广泛的应用。
对于速度要求不高、实时性要求不严的场合， Jungo公司的Windriver[3]软件提供了一种更加快速简洁的解决方案。
它内置一个名为Wdpnp.sys的通用核心态WDM驱动程序，将一些基本的操作如存储器读写、I/O端口读写、中断服务、DMA操作等进行了封装，开发者只需编写一个外壳程序来调用这个驱动程序,就可以对硬件设备操作，，图中灰色的部分表示Windriver已经提供。
Windriver提供的驱动程序经过充分优化，功能完备，在通用性和高效性之间做了很好的平衡。