allegro利用汇总

1.如安在allegro中勾销花焊盘(十字焊盘)
set up->design parameter ->
shape->edit global dynamic shape parameters->Thermal relief connects -> Thru pins ,Smd pins -> full contact
中如何设置等长
setup -> constraints->electrical->net->routing->Min Max Propagation delays 选摘要等长的net->右击->create->pin pair->选择pin
修改prop daly 的min 和max项
3.如何设置allegro的快捷键
修改文件$inst_dir\share\pcb\text\env 或$inst_dir\pcbevn\env
快捷键概念如下:
alias F12 zoom out
alias ~R angle 90 (扭转90 度)
alias ~F mirror (激活镜相号令)
alias ~Z next (执行下一步号令)
alias End redisplay(刷新屏幕)
alias Del Delete(激活删除号令)
alias Home Zoom fit(全屏显示)
alias Insert Define grid(设置栅格)
alias End redisplay
alias Pgdown zoom out
alias Pgup zoom in
alias F12 custom smooth
alias Pgup slide
alias Pgdown done
alias Home hellolight
alias End dehellolight
alias Insert add connect
alias Del Delete
4.如安在allegro中删除有过孔或布线的层时不阻碍其他层1.输出specctra的dsn文件
allegro->file->export->router->>run
2.产生session文件
specctra(pcb router)->file->write->session->>ok 3.删除某一层中的布线和过孔
delete(ctrl+D)->..
4.删除allegro中的板层
setup->cross section->鼠标右键->delete
5.导入session文件
allegro->file->import->router->>run
也可先将通过该层的过孔先替换成顶层焊盘,删除该层以后再替换回来
5.如安在Allegro中同时扭转多个零件
>Move 在Options中Rotation的Point选User Pick
2 再右键选Term Group 按住鼠标左键不放并拉1个框选中器件多余的可用Ctrl+鼠标左键点击去掉.
3. 选好需整体扭转的器件后右键complete.
4. 提示你Pick orgion 鼠标左键选扭转中心.
5 下面右键选rotate 即可扭转了.
透明度设置
display->colour/visibility->display->OpenGL->Global transparency->transparent Drill hole size is equal or larger than smallest pad will be drilled away.提示
Drill hole size is equal or larger than smallest pad will be drilled away.
不用理会这一提示
如何生成钻孔文件
Manufacture -> NC -> Drill Customization->auto generate symbols Manufacture -> NC -> Drill Legend
Manufacture -> NC ->NC parameters->enhanced excellon format->close Manufacture -> NC -> NC Drill->auto tool select->optimize drill head travel
如何正确导入钻带文件
导进去后MACRO->PLAY->选择(CAM350--SCRIPTS)PADS_DRILL->选择钻带的REP文件还没测试过，rep文件从哪儿来的呢
如何设置route keepin,package keepin
>area->route keepin,package keepin ->画框
->z-copy->options->package keepin,route keepin->offset->50->点击外框
中如何禁止显示shape
完全禁止的方式没找到
setup->user preference editor->display->display_shapefill->输入1个较大的数shape在显示时就不是那么显眼了
set-user preference editor-shape-no shape fill(v)
12.如安在allegro设置自概念元件库途径
在下面两个位置新增自概念元件的途径
Setup->User Preferences Editor->Design_paths->padpath
Setup->User Preferences Editor->Design_paths->psmpath
1.在allegro中如何修改线宽
在Allegro的Setup－>constraints里的set standard values中可概念每一层走线的宽度，比如，能够概念VCC和GND的线宽为10 Mil。

在铺铜时注意shape－>parameters里一些线宽的概念是不是设置成DRC Value。

allegro :
setup ->constraints->constraint manager->
physical->physical constraint set->all layer->laye width min->4mil
的gloss功效
45度角转换
rote -> gloss-> parameters-> line smoothellong -> ok
gloss
圆弧转换
rote -> gloss-> parameters->convert corner to arc-> ok
gloss
泪滴和T型走线
rote -> gloss-> parameters->pad and T connection fillet-> ok gloss
局部gloss功效
rote -> gloss-> windows
3.在allegro中查找多于的线头cline
TOOLS -> REPORTS -> Dangling line Report
4.如安在allegro中使specttra用45度布线
route->route Autormatic->Setup->enable Diagonal Ruoting
wireGride,平安间距
Via Gride,线宽
在specttra犯错时能够用route->route Checks 检查错误
5.如安在allegro中使specttra爱惜手工布线
route->automatic router->sections-> all but select->选摘要爱惜的net
6.在Allegro中，在布线完成然后如何改变叠层设置
选Setup-> Cross-section
若是要设置板层厚度, 先概念板层材料
setup->materials
如何设置布线间距
setup -> constraints->set standard values->default value form
或
setup -> constraints->set extended design rules->set values-> ...
:
setup -> constraints->space->spacing->spacing constraint set->all layers->line->lin e to -> line->4mil
设置差分最小间距
edit->properties->(点击net)->table of contents-> diffp_min_space
如何敷铜(铺铜),并去掉敷铜岛
负片
setup —>Drawing Options, 在Thermal pads 和Filled Pads前面画勾
Add shape 画1个封锁区域
Edit —>Change Net （Name）指定网络
shape Fill 敷铜完成
正片儿
Add shape 画1个封锁区域选择Crosshatch或Solid Fill
Edit —>Change Net （Name）指定网络
Shape —>Parameters参量设置
Void —>Auto自动避让
shape Fill 敷铜完成
注意：金属化孔要事前做好flash symbol！
铜区的编纂（shape的修改）
Edit —> shape
Edit —> Vertex 或Edit —> Boundary来改变shape的外部形状
shape —> Fill
---------------------------------------------------------------------------------------------------------
一、先设置铺铜参量：
Shape->Global Dynamic Params...
1、Shape fill取缺省参量
2、Void controls:
Artwork format->Gerber 6x00
Create pin voids->in line (滑腻pin与pin之间因敷铜产生的的尖角)
3、Clearance中输入网络间距：如
四、Thermal relief connects中设定铺铜和同名网络的连接方式
二、Shape->Polygon/Rectangular/Circular，
然后在Options选摘要铺铜的层（如Etch/Top），
Shape Fill 为Dynamic copper
Assign net name 中指定铺铜要连接的网络（如GND），
三、铺铜完结后，若是要删除死铜，
那么：Shape->Delete Islands，
四、若是要挖掉部份铺铜，
那么：Shape->Manul void->...
------------------------------------------------------------------------------------- 敷铜shape add rect->option->assign net name
去掉敷铜岛isand_delete->option->delete all on layer
1.在allegro中如何移动元件的标识
edit-->move,右边find面板只选text~~~
查找元件的方式
按F5 然后在Find 面板，Find by name 下面选Symbol(or pin) ，接着再下面输入元件名称，按回车后，屏幕就会高亮那个元件
如何将元件元件到底层
edit---mirror,find栏选SYMBOL和TEXT
4.在Allegro中如何更改字体和大小（丝印，位号等）
配备布置字体:
allegro :
setup->text sizes
text blk:字体编号
photo width: 配备布置线宽
width,height:配备布置字体大小
改变字体大小：edit->change，然后在右边操纵面板find tab里只选text（只改变字体）
然后在右边操纵面板options tab里line width添线的宽度和text block里选字体的大小。

最后选你筹备改变的TEXT。

框住要修改的所有TEXT能够批量修改
allegro : setup->design->parameter->text->setup text size
text blk:字体编号
photo width: 配备布置线宽
width,height:配备布置字体大小
改变字体大小：
edit->change，然后在右边操纵面板find tab里只选text（只改变字体）
然后在右边操纵面板options tab里line width添线的宽度和text block里选字体的大小。

class->ref des->new sub class->silkscreen_top
最后选你筹备改变的TEXT,框住要修改的所有TEXT能够批量修改,
注意：
若是修改顶层丝印要先关掉底部丝印层,silkscreen_bottom和display_bottom
--------------------------------------------------------------------
在建封装的时辰能够设定
5.如何allegro在中勾销Package to Package Spacing的DRC检测
setup -> constraint -> design constraints -> package to package ->off
by pick 的用途
route－>fanout by pick
给bga自动的打via，
对某个器件进行fanout，通俗的说确实是从pin拉出一小段表层或底层线，打个孔Placement Grid was found 的处置处惩方式
edit -> z-copy -> option->package keepin层-> offset =40
或Setup -> Area -> Package Keepin
ROUTING KEEPIN 一样内移40MIL,PACKAGE KEEPING 一样内移120MIL 8.在PCB Editor 启动Specctra的方式
点击菜谱route ->route Editor 启动
Unable to open property mapping file: . (收藏)
ERROR Unable to open property mapping file: .
解决方式
PSpice->Edit Simulation Profile-> Configuration Files->
Library-> Library path->(<orcad>\tools\pspice\library)
1.请问我在导出shap时如何连它的网络也一路导出，比如我要导出一块地铜，在我导入那个shap 时它照旧地网络
你在Subdrawing时辰，勾选右面菜谱中的“preserve nets of shapes”
Export and Import时辰，都要勾选，记住！
2.
一块以前画的板，想加上倒角可是选outline,不能加倒角，information是<rectangle> ,
请问如何解决
只是dimention里有个chamfer,fillet似乎能够实现的.你要用add line 成立outline才能够倒角,用add rect的就不可以,至于什么缘故我也不明白.
3.
我想让通孔连接表层和地层的铜皮,都概念为地,怎设置能够不显示drc错误提示啊,请高手帮忙,呵呵,谢谢
有什么DRC 正常打孔连接就好啦~~
看不见你的DRC的提示符号
你能够按F5，选DRC，看DRC的详细信息，并排出
通孔的drc,连接的铜皮的网络要相同,不然要报错DRC.
4.
我在BGA走线时：线总走不到焊盘和过孔的中间。

高手请引导一下是那没有设置好的问题照旧
还有我怎么能够独自设置电源和地线的宽度。

急问中。

1. 是因为你的格点过大的问题, setup-->Grids 下面能够设置* Z$ q: {, X8 [5 m. a$ , E, E0 j
2. Edit --> Properties 点击电源或地左侧框当选择 Min_Line_Width 这是最简单的方法！ D6 Z3 [0 N8 w% u8 s4 n
& a7 S( b" N. q: s8 b3 n- B
其他麻烦的方式不细讲！
5.
出了1个怪异问题,,在1个PCB, 我进行敷铜，闭合然后，却不是个充满阴影的区域．;
而是1个空缺的筐筐，对它Ｆ５显示的是,class:boundary ,subclass:all
全然不是我操作以前options当选的class:etch
subclass:top 1 不明白大伙儿能不能明白我的意思,8 H; T7 H5 z+ ~
哪位高手遇见过这种环境,请和我交流一下,帮我解决.谢谢!
确信
右边选的是cls;etch ,
sub:top
还有确实是选静态铜能够覆,
进级成动态就变成透明的框框,未填充的1个矩形,
那个问题很难表述,而且很怪异,都不明白设置了什么,
有一种可能性，确实是你top plane/etch没有打开，可是打开了boundary了，呵呵
还有1个可能。

9 L9 Z3 v5 s- p* Y* c
& ]( \3 T: A. set up 内里shape的填充模式选的是no sh ape fill
6.
用Cadence SPB 做单面板，不知如何去设置跳线焊盘，请教:
相当于做双面板的钻孔，只是选择npht，而且不在bot加入任何东西.出GERBER时，不出BOT的那张.
7.
Thermal Relief 的零件时，用ADD flash填好内外颈点ok无效用在号令栏呈现No match fo r subclass name - "etch/top"，我先在pad designer建好Padstack的，请问错在哪里
建什么样的Thermal Relief 一样圆的那种, 哪里需要建什么pad吗不需要吧, 确实是add flas h, 填几个参量,就OK了啦~~...估量是还有个填内外径差值的那个参量没填或填错了.
1.怎么整体的看封装
File-- open.. 弹出选择窗口窗口的右下角有两个符号1个能够预览电路板（或封装）的参量另1个能够预览电路板（或封装）的框架.
2.如何做板子机构外框的问题请问,在做板子板框的时辰,导入的DXF图档中的板子外框没有方法用Z -COPY到OUTLINE,要如何才能将外框设置成完全闭合呢是不是在DXF图档的时辰就要加已设置,若是是又要如何设置呢请高手指点
针对不规那么板边做Outline是1个比较麻烦的问题，尤其是在不闭合的环境下！( z% c, u& v- ^9 l H; i
1. 你能够请机构工程师从头或独自出一份DXF ，仅仅要板的外框，而且绝对是要闭合的就能够够了！
2 I# k* k2 }* ^7 ]4 t
2. 一样若是是不闭合的话，都可不能差太多，也能够自己手动连接一下，固然，若是不是拐弯角的地址，照旧比较好连接的！0 C- w5 U+ @+ |
以上两项是把DXF整合成1个闭合的Line模式，然后确实是要生成咱们的Outline了，用chang e号令，而且一次性的change到Outline层面与6mil线宽，此刻也有很多人不用6mil线宽了！谢谢治理员指点,可是在DXF档上看线与线间是完全接在一路的,没有哪边是断开的* m. X3 j6 r. M9 S
而在导入的时辰看中去也是闭合的,可是确实是没有方法Z-COPY
个建库的问题.
在建PCB库的时辰，点击ADD PIN 按钮，呈现PADSTACK。

点击PADSTACK右方的按钮，却弹不出焊盘列表的对话框.
我的candence 版本为& ~)
在allegro librarian XL（PCB librarian expert）产物下和Package Designer所有产物下都存在那个问题。

在我公司画原理的人员机械上，存在那个问题，奇怪的是，建库人员的机械上都能够正常施用.
应该是设置的问题。

但确实是不明白哪里的问题，愁闷中，还望有高手指教。

碰着过，听说是破解版的问题，但不确信，你能够找个正版来实验下.
4. 输出gerber文件的时辰有问题.
筹备输出gerber file. Manufacture->artwork 在弹出的artwork control form 窗口里ava liable form下，只呈现了Top 和Bottom films其他的想solder mask 等等都没有。

这是怎么回事
你需要右键新增其他层面.
5.关于建扳子的步骤和参量.
我想建1个板子，此刻已有它的datesheet，可是我对需要提取的参量和画板子的几个边界还不太清楚（outline,keepout什么的），不太清楚需要画哪几个边界，才算能够。

谢谢，哪位高人给一下解答:
1.依照机构画出outline
2.依照outline画出Routeki
3..依照outline画出package Ki
轮廓您是指outline与机构照旧指他们三个
outline与机构应该是完全重合的.他们三个是重合的，RoutKi 距离outline 40mil.
PackageKi距离outline 160mil
以上数据针对主板来讲的！
那关于不同的板卡，我以什么为依据来确信它们的之间的距离呢（outline,routki ,packageki）；
还有，您说的机构，通俗的讲确实是它的外不雅吧，或外形，长什么样吧
那只是一样的理論方式和步骤，有时不太适用
一样工程上拿到的都是不規則板形加定位孔。

我通常的步驟是先将一些重要的外形和定位尺寸用file ->Import ->DXF,; O0 R5 ;
指定导入途径，新建一輔助层。

划PCB外框时只要z-copy,或手动描划一遍就好了。

如何将不規則板形刻画比较快呢若是明白怎么将外形弄成闭合的,就能够够直接用z-copy了./ T( C " g. I: ]7 Q9 C3 C9 l
请指点
光绘文件输出时犯错，怎么解决
我做完1个PC的板子，在光绘输出时弹犯错误提示窗口，请哪位大侠帮忙一下！, T2 R$ z( X p 4 R
+ }& _# y: }. ~5 k" T5 T+ j! X# o
错误代码为“Database has errors: artwork generation canceled. please run dbdoctor”确实是运行DBDOCTOR后，会跳出文本筐把错误详细列出，然后就更具错误提示，1个1个的解决掉就OK了.
2.在alleger_setup_user preferences editor 里的设定谢谢.不明白有么有高手.
1.
Autosave：
咱们在方框中打勾后系统才会帮忙咱们自动存档.
Autosave_dbcheck：
咱们在方框中打勾后系统会帮咱们在自动存档前做一下datebase的检查.
(这会使autosave花很多时刻，建议不勾选.)
~Autosave_name：
咱们能够在这输入autosave 的文件名，若是不输入系统默许的文件名是
Autosave.
Autosave_time：3
在那个地址能够输入咱们需要的autosave的时刻距离.
(默许值是30minutes，咱们能够在10~300minutes 之间设定所需的时刻距离.)
Av_endcapstyle：
W在进行autovoid 是把走线拐角处挖开的形状设定。

它有三当选择：
round：是把它挖成圆弧状
square：是把它挖成方形的
octagon：是把它挖成八角形的
它的默许值是：在小于,等于30mil 时会挖成square,
在大于30mil 时会挖成octagon
DAv_inline：
第一要在shape parameters 的form当选了create pin voids /In_Line 时.在这
里输入的数据n，是把在n的范围内的pin or via挖在一路.系统的默许值是100,
Av_thermal_extend：:
在那个地址能够输入thermal relief在autovoid 时于正片儿连接的长度。

（连线和铜箔
的连接长度不用full contact时）
~图解
Pad_drcplus：
在那个地址能够加1个参量，在进行autovoid 时系统会把那个地址的1个参量加你在
oedit shape里设定的参量，取得完成后的1个总的距离数。

Browser
在那个地址是设定阅读器的参量。

3.新手请教:
1.从package symbols中抽调的元件J*,如何去掉虚线部份(做封装时能够关掉solder mask-to p等项,就没了),那个地址书上说在号令窗口输入replay my_fav_colors按ENTER关掉,但关不掉,.
2.新增机械符号,选outline窗口内里没东西;新增格式符号,选asiaev bsize 均没有东西,不知是不是license问题(我装的,已破解)/
3.原点问题,固然也是大多数都很头疼的问题,随意画1个外框,怎么设置原点,做封装的时辰怎么设置原点,什么方式最简单,输入X 0 0,坐标老是不见了
4.如何直接挪用allegro的封装库,除placement/package symbols外的其他方式(我没装库文件)
5.感觉那个软件设置原点、做封装很麻烦，那个能够建议cadence公司改良．
1. 2. 沒有讀懂
3. DIP元件一样情況設置第一pin為元點，一样SMT元件設置零件的中心為元點
4.若是你有零件庫的話，還能够在Place\quickplace 下.
1.确实是说如何关掉元件虚线部份
2.新增机械符号,新增格式符号不能用:
3. DIP元件一样情況設置第一pin為元點，一样SMT元件設置零件的中心為元點,那个我明白,关键问题是原点怎么设置,输入X 0 0老是不见了8 i y)
!
典型的小菜鸟
第一：你没有录制my_fav_colors那个剧本，再怎么按enter也可不能起作用用阿，呵呵)
只是你说的什么虚线我没看懂
别的新增Allegro自带的格式符号也不能用吗会可不能是板子size设置过小了呢，试着去setup /drawing size里改一改呢，原点也是在那个地址设置的啊
1.说了是菜鸟撒,才学几天,录制my_fav_colors那个剧本怎么录制我没有安装cd4库文件的缘故原由吗我装上占10G.虚线就多余的啊,咱们要去掉的部份.
' s. N6 v2 S2 ]2.新增Allegro自带的格式符号也不能用,是板子size设置过小,是全然就出不来.新增机械符号一样出不来.原点只能设置在靠左或中心,那么手工成立电路板原点怎么设置呢,
3.利用向导做封装时,选择display下的color/visibility号令,关掉那些项才能取得咱们想要的,别的原点直接选择pin1就能够够了吗不需要从头设置,选择焊盘时,用自带的PAD库,还长短要自己先做好焊盘,自带的PAD库窗口看不到,无法测量尺寸,怎么用谢谢!
1. 錄制文件在我的教程中應該有！可是你的問題關鍵在於你明白要錄制什麼內容嗎你在看看書，m y_fav_colors這個是錄制哪方面的好象自帶的沒有！
2. 你所說的機械符號和格式符號，我沒弄懂
3.我們在做零件的時候color/visibility我們都是全打開的，沒须要關閉什麼
我們都是自己做零件庫的，沒有效過自帶的零件庫！也沒须要測量尺寸吧
，ths！
，ths！,
3.那要做多少库啊，什么缘故都不用自带的库呢就算不装cd
４自带的零件库和pad也很多啊，但无法测量，不明白怎么用
LZ的意思我懂了，原件封装抽调来时有一层shape，确实是原件所占的位置，LZ想去掉这层shap e吧
1.在net_spacing type里设置了net 的rule为(20/20),这两个20别离代表了什么意思
一样情況這個僅僅是給人以參考！代表是20mil 的線寬和20mil間距~~.
2.两个via是一样的，然后都是跟shape相连的，可是什么缘故显示成效不一样呢1个中间有孔，1个中间没孔，很奇怪，我两个都是打开display plated hole的啊！
我看到你那个都是有孔的吧，只是被铜覆盖罢了，您是想表达那个意思么.若是是的话，
1 你能够看下你的铜是不是为静态铜
2 铜是不是有变成smooth
请先检查
是因为铜的性质不同。

也有可能确实是allegro的显示问题，多放大缩小刷新一下，就一样了
若是你铺的是动态铜的话，看下面的那个SHAPE NET是不是被HILIGHT了
3.请问怎么设置过孔默许的过孔是多大怎么设置内径和外径啊别的怎么编纂网络和隐藏网络急！！！
设置过孔能够在setup => Constraints... => Physical...--> Set values....
默许的过孔也是能够设定的
设置内径和外径是建焊盘时设定的
显示网络Display => Show Rats =>.....
隐藏网络Display => Blank Rats =>.....
线如何copy
我想把连线和via一路向右copy，以PIN对齐，可是都是以格点对齐的，要怎么设呢谢谢了。

!
有些簡單的号令不明白你會不會用啦，
1. 先設置格點，變成
2. 移動Line and via 用 ix号令平移
3 OK
1.有哪位明白如何删除铺铜和挖空铺铜吗
删除用DEL，挖空用VOID ，确实是这么简单.
选中铜箔，按F8键就能够够删除! @& g" ^; x1 V- b: O
假设挖空铜箔那么先选铜箔，再按菜谱栏中的挖铜小图标就可.
2.如何维持一致的图形呢
我画了元件，第一画了它的assembly_top层的外形，我如何把它复制到place_bound层，即画b oundary的时辰用和assembly_top一样的外形罢工 .
注：assembly_top 的外形不在珊格，每次画boundary时辰，老是自动连到栅格上，因此它们的外形总不能一致，如何维持它们的一致呢 .谢谢解答！
复制：先copy 出一样的assembly_top，再用change，将assembly_top改成place_bound 注意！！place_bound最好是1个实心的shape属性，而assembly_top 一样是空心的l ine，因此，若是按你的方式用复制的话，取得的place_bound是个空心的line0
最正确作法是画好assembly_top后，用z-copy 指令，生成place_bound, 不在栅格的解决: 请检查你的栅格设定，将你的值定小点，就能够画出符合元件实际大小的外框.
3.
a.成立brd文件，在上边画某板子outline，keepin ,routin等，然后导入元器件，布局，布线。

b.把某板子画成mechaical smybol，成立brd文件，在其中导入某板子的mechaical smybol 文件，然后导入元器件，布局，布线.
这两种方式是不是都对
它们有无本质区别
比较经常使用的是哪一种
实你应该是用两种方式综合来做
1.请ME机构工程师做好机构DXF，也确实是你说的用AutoCAD 做mechaical
2.导入DXF后，画outline Package ki Route ki
in
out
这些仅仅是简单的表达，事实上要比那个复杂的多，只是可能流程是如此的
固然，一些小板有时辰就不用DXF的，自己依照PDF画outline也能够的~ 都要把握啊，哈
4.请教1个关于标注的问题，什么缘故ALLEGRO 内里设置的单位是mil ，标注出来的却是英寸。

要在哪里修改呢，还有怎么标注肆意两点的距离呢
哪位高手帮忙下，谢谢！
demention text里要同步改一下才能够的.
5.如何布地平面到原件下面
如下图，上排4个管脚, 下排4个管脚, 左侧从上数第二个管脚是接地，我想让地平面延长到器件下面，帮忙散热，怎么才能够做到
那个应该不难吧，你把中间那个大的ＰＡＤ在线路里也设置成ＧＮＤ，然后有了ＧＮＤ的属性，如此你再铺设ＧＮＤ就能够够一直铺到中间那个ＰＡＤ那里了啊
如何自动避让走线
版图上走线已经布好，此刻想在某一区域铺设正方形铜板，
此刻铜板铺上以后就和此处原有的布线融合在一路了，有无什么方法，能让铺设的铜板自动在走线通过的地址空出一条通道
估量你铺的是静态铜，改铺动态铜就能够够了。

摆平了！没想到，折腾我两天，适才突然摆平
shape-> global dynamic shape parameters->clearance
设置相应的参量
shape 自动避让走线，shape是什么意思呀，在焊盘里是肆意形状，那个地址又是什么亚
设置shape->global dynamic shape parameters -> clearance
怎么设置参量呢，多谢
shape 自动避让走线，shape是什么意思呀，在焊盘里是肆意形状，那个地址又是什么亚, % C$ Z6 H5 W+ `: \2 i
设置shape->global dynamic shape parameters -> clearance 6 g- ]+ O/ r e. i, }! m
怎么设置参量呢，多谢
shape确实是铜箔，用于大电流导电散热；避免压板变形，电镀时阻碍边缘cline质量等问题时施用shape->global dynamic shape parameters -> clearance
内里默许都为0，这时挖开的大小是挪用setup constraint里的值
shape->global dynamic shape parameters -> clearance-〉over size 里的值是在上边值的基础上增加或减少的值
1.如何设置走线的形状
点击 route->connect 以后，allegro会在版上开始手工布线，但缺省的线的形状是在起点和终点是圆弧形，如何修改那个设置，变成在起点终点走线的形状是平的
检查Line Lock是不是为Line.一样是line 和arc之间选择.当你走线的时辰，你右边的对话框opt ions中有line和arc两种状况，应该在这二者之间切换.route->connect在菜谱栏, F9 q( n' W' v' q,在line lock 内里选line 角度设45或90度确实是直线了.
2.创建1个库元件时，弄错了，如何再打开修改建元件库时，弄错了层，不明白怎么打开再修改
你是指建layout footprint 吗那打开.dra文件从头编纂啊.
3.请教个问题我此刻有个原理图和PCB如何能够实现交互
使得原理图PCB维持一直(capture&allegro),你指的是把board file的器件rename,然后再回传给capture吗若是是如此的话，在logic---Auto rename refdes--rename能够实现，将编纂成文件，然后在capture里进行back anotate就大体实现了.
device号令有什么用
成立零件然后，通过此号令成立device file , 是footprint 的.txt 文件.没有device fl ie 仿佛不行吧我记得有一次我导netlist，后来就提示我犯错，说找不到device .
5.他人画的1个图让我给做PCB，生成网络表找不到原理图库的途径，我要生成1个库，有人明白C IS电路图能够生成库吗怎么操作，请教列位同业！！！谢谢！
有线路图就有库啊design cache里的确实是啊，你若是需要生存下来，就从头建个库，再拉进去.在治理面板内里有库.
6.圆型钻孔什么缘故板子出来是长圆型呢看了他人的设计，一样的那种三只脚的DC Jack，它的脚都是椭圆型的（长圆型），可是在pad designer内里看到的drill是圆型的，什么缘故板子出来那个孔确不是圆型的，而是长圆型，请问人家是怎么设置的呢
其实那个跟Allegro有点关系，以前的版本是不许诺有椭圆孔的，因此大伙儿在制作的时辰都做成圆形的，那么若是要怎么变成椭圆呢确实是把多个圆孔迭加起来，强制的变成椭圆孔！因此在Allegro中看到的是圆孔而洗板出来确实是椭圆的!
不是很懂，可是在pad designer里看到的那个长圆型pad 也就只有1个圆型钻孔啊，没有你说的多个孔叠加啊
请问，你在pad designer里看，有无slot size那个值, q8 b' O, D0 |, C
若是没有，可能是因为你的allegro版本在一下，因此他人设计的椭圆孔在你那个地址显示为1个圆孔.
我的是15。

5的哦，在pad designer里显示的确实是circle hole啊，没有什么slot size 啊，我却是明白得为是不是它的版本低，比如他能做出椭圆孔吗若是做的出，我那个地址会可不能就显示为1个圆呢我很思疑是如此的。

slot size是设置椭圆孔的参量，若是你的版本没有那个参量，应该确实是不支持生成椭圆孔。

# S8 X- k7 e5 L0 c, i! j- n8 q
的椭圆孔是由相同的几个圆孔叠加而成，在BRD中看是一组圆孔叠加，在pad designer 里因为只能看单个的孔，确实是1个circle hole
其实应该确实是版本问题造成的, 的版本你能够出个圆孔,可是在drill图里必需把孔改成你实际想要的形状和大小,就OK啦,终归此刻高版本的都能够直接做长圆孔了啊
7.有人能够告知我allegro和capture怎么生成封装库请高手指点! _很紧迫!有人能够告知我allegr o和capture怎么生成封装库我用的是cadence allegro ,他人给了我1个原理图和PCB让我修改,可是没有原理图库和PCB库,我就没有方法二者之间交互,能够像99那样产生库吗请高手指点! 谢谢!
导出Allegro PCB元件封装
8.请教1个关于Gerber的问题.
allegro 导出来的* .art 文件在CAM350软件内里打开，会变成三个.art文件（比如在CAM3 50内里打开会变成三个。

别离显示shape和PIN, VIA, ETCH和shape被不同网络via 躲开的voids）。

请问这是什么缘故，是不是我在“Artwork Control form”内里设置有错误。

照旧其它缘故原由
没有问题的，因为你出的是274X模式的，那个并无大碍，很多板厂都有收到过如此的类似问题，他们会处置处惩的，并非会有问题！
自己归并一下就能够够了啊，274X是会呈现如此的碎片环境的，呵呵
其实274x格式，在layout方面用CAM检查时是很有利的.。