频率计设计

频率计的设计
内容介绍：
数字频率计是用来测量信号频率的装置。

它可以测量正弦波、方波、三角波和尖脉冲信号的频率。

在进行模拟、数字电路的设计、安装、调试的过程中，经常要用到频率计。

由于其用十进制数显示，测量速度快、精度高、显示直观，因此频率计得到广泛的应用。

一、设计内容及技术指标
设计内容：
设计用四只数码管显示结果的数字频率计。

技术指标：
1、测量信号：正弦波、方波、三角波
2、被测量信号频率范围：1HZ—9999HZ
3、显示方式：4位十进制数显示
4、时基电路由555定时器组成多谐振荡器产生的时基信号，其脉冲宽度分别为：正脉冲 1S，
负脉冲0.25S
二、电路原理及框图
数字频率计测频率的基本原理：
所谓频率，就是周期性信号在单位时间(1s)内变化的次数。

若在一定时间间隔T 内测得这个周期性信号的重复变化次数为N，则其频率可表示为：f=N/T (1)
图1（a）是数字频率计的组成框图。

被测信号vx经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率fx相同。

时基电路提供标准时间基准信号II，其高电平持续时间t1=1s，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。

若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。

逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清“0”脉冲V，使计数器每次测量从零开始计数。

各信号之间的时序关系如图1（b）所示。

I
所谓频率，就是周期性信号的在单位时间（1s ）内变化的次数，若在一定时间
间隔T 内测得这个周期性信号的重复变化次数为N ，则其频率可表示为：
T N f = （2.2.1）
上图是数字频率计的结构框图。

被测信号X V 经放大整形电路变成计数器所要求
的脉冲信号I ，其频率与被测信号的频率x f 相同。

时基电路提供标准时间基准信号II ，其高电平持续的时间s t 11=,当s 1信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到s 1信号结束时闸门关闭，停止计数。

若在闸门时间s 1内计数器计得的脉冲个数为N ，则被测信号频率NHz f x =。

逻辑控制电路的作用有两个：一是产生锁存脉冲IV ，使显示器上的数字稳定；二是产生清“0”脉冲V ，使技术器每次测量从零开始计数。

各信号之见的时序关系如图所示。

数字频率计广泛的用来测量交流电信号的频率、周期、频率比、时间间隔、累积计数等。

它由输入通道、计数显示、时间基准和逻辑控制电路等四部分组成。

输入通道：对输入信号的波形进行整形放大，使波形与幅值“标准化”，以适合于计数器的工作。

三、单元电路设计
1、 时基电路：
时基电路的作用是产生一个标准时间信号(高电平持续时间为1s)，由定时器 555构成的多谐振荡器产生(当标准时间的精度要求较高时，应通过晶体振荡器分频获得)。

若振荡器的频率fo=1/(t1+t2)=0.8Hz ，则振荡器的输出波形如图中的波形Ⅱ所示，其中t=1S ，t2=0.25S 。

由公式t1=0.7(R1+R2)
和t2=0.7R2C ，
可计算出电阻R1、R2及
电容C 的值。

若取电容C=10uF，则：
R2=t2/0.7C=35.7KΩ
取标称值36KΩ
R1=(t/0.7C)-R2=107KΩ
取R1=47 KΩ，
RP=100 KΩ
时基电路图如图所示：
其仿真电路如图所示：
2、放大整形电路：
放大整形电路由晶体管9013与74LS00；或集成运算放大器等组成，将输入期信号如正弦波、三角波等进行放大。

与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

放大整形电路如图所示：
放大器采用三级CMOS反向器串联而成放大倍数为200倍，足以将30mV以上的信号电压放大至限幅状态。

采用CMOS反向器组成的放大器具有输入阻抗高、功耗低、简单可靠，无须调试等特点。

整形电路采用CMOS反向器D8、D9等构成施密特触发器，将模拟信号整形为边沿陡直的方波脉冲送入计数器。

接通电源后，用直流数字电压表测1V0端输出电压，如果IV0>3.4V，则放大电路和设计满足要求。

否则，则需调节R2的阻值，直到其满足要求。

高速整形电路是高速计数电路的重要组成部分，它的性能对计数电路的最高计数频率影响很大。

常用的高速整形电路有电流型施密特触发器和隧道二极管整形器两种，而我在这所用到的是施密特触发器作为整形电路。

它对放大器的输出信号进行整形使之成为矩形脉冲。

其结果仿真图为：
3、逻辑控制电路：
根据图1(b)所示波形，在时基信号II 结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V 。

脉冲信号Ⅳ和V 可由555组成的两个单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。

设锁存信号Ⅳ和清“0”信号V 的脉冲宽度相同，如果要求tW=0.02S ，则有tW=0.45RextCext=0.02S
若取Rext=10K Ω
则Cext=tW/0.45Rext=4.4uF
取标称值4.7uF 。

锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．如图1(b)所示，1s 计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。

选用D 触发器74LS74可以完成上述功能．当时钟脉冲CP 的正跳变来到时，锁存器的输出等于输入，即Q=D 。

从而将计数器的输出值送到锁存器的输出端。

正脉冲结束后，无论D 为何值，输出端Q 的状态仍保持原来的状态Qn 不变．所以在计数期间内，计数器的输出不会送到译码显示器．
由555集成定时器组成单稳态触发器的原理图及工作波形如下图所示。

下图（a ）为由555集成定时器和外接定时元件R 、C 构成的单稳态触发器。

稳态时555电路输入端处于电源电平，内部放电开关管T 导通，输出端输出低电平，当有一个外部负脉冲触发信号经C 2加到2端，并使2端电位瞬时低于cc U 3
1，低电平比较器动作，输出0U 为高电平，开始一个暂态过程，电容C 开始充电，C U 按指数规律增长。

当C U 充电到CC U 32时，高电平比较器动作，比较器1C 翻转，输出0U 从高电平返回低电平，放电开关管T 重新导通，电容C 上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。

波形图如图 (b)所示。

（a ）
（b ）
图2.4.5 555集成定时器构成单稳态触发器
（a ）单稳态触发器的电路图 （b ）单稳态触发器工作波形
暂稳态的持续时间T P （即为延时时间）决定于外接元件R 、C 的大小。

RC 1.10=T
通过改变C R 、的大小，可延时时间在几个微秒到几十分钟之间变化。

当这种
单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端（4脚）接地的方法来中止暂态，重新计时。

此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。

由555 定时器,分级分频系统及门控制电路得到具有固定宽度T 的方波脉冲做门控制信号,时间基准T 称为闸门时间.宽度为T 的方波脉冲控制闸门的一个输入端B 。

被测信号频率为x f ,周期x T 到闸门另一输入端A 。

当门控制电路的信号到来后,闸门开启,周期为x T 的信号脉冲和周期为T 的门控制信号结束时过闸门,于输出端C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭。

单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零 。

(简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数。

同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。

而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。

)
控制电路如图所示：
仿真图为：
4、计数与译码电路
计数器可用74LS90完成，也可用加74LS192或74LS161完成，4个十进制级联而成。

0.5HZ 的时基信号和被测信号经过与非门后送给计数器的最低位.
计数译码电路如图所示：
总体电路图为：
四、安装与调试
1.接通电源后，用双踪示波器(输人耦合方式置DC档)观察时基电路的输出波形，应如波形图(b)所示的波形Ⅱ，其中t1=1S，t2=0.25S，否则重新调节时基电路中的和的值，使其满足要求。

然后改变示波器的扫描速率旋钮，观察74LSl23的第13脚和第10脚的波形，应有如波形图(b)所示的锁存脉冲Ⅳ和清零脉冲V的波形。

2.②将4片计数器74LS90的第2脚全部接低电平，锁存器74LS273的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码、显示器的工作是否正常。

波形。

3.在放大电路输入端加入1KHz,Vp-p=1V 的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。

五、元件清单
主要所用集成芯片为：。