带自检功能的电子提花机控制系统_张露露

浙江理工大学学报,第26卷,第6期,2009年11月
Journal of Zhejiang Sci -Tech Unive rsity
Vol .26,N o .6,Nov .2009
文章编号:1673-3851(2009)06-0836-05
收稿日期:2009-03-31
基金项目:浙江省重大科技专项(2008C01007-2);浙江省重大科技计划项目(2005C14003)
作者简介:张露露(1986-　),女,安徽淮北人,硕士研究生,主要研究方向为嵌入式系统。

带自检功能的电子提花机控制系统
张露露,袁嫣红,张建义
(浙江理工大学机械与自动控制学院,杭州310018)
摘　要:基于工控板的设计是当前电子提花机控制系统开发普遍采用的方式。

在分析电子提花机控制原理和CP L D 芯片功能研究的基础上,提出一种基于PC /104工控板和CPL D 带自检功能电子提花机控制系统解决方案,主要分析CP LD 在系统中完成的数据传送和接收且实现了提综数据的自检功能,并进行了相关的仿真调试。

该方案在实验室里进行初步试验,取得了预期结果。

关键词:电子提花机;自检功能;CP LD 芯片;V erilo g H DL
中图分类号:TS103.3 文献标识码:A
0　前　言
提花织物是利用各种颜色的经纱和纬纱编织形成的具有图案的织物,其图案主要由经纱的提升和不提升的不同组合而获得。

作为织造提花织物的机电一体化设备,提花机通过控制各种颜色经纱的沉浮和梭子的动作实现提花织造。

随着计算机电子技术的迅速发展,电子提花装置综合了现代电子技术和电磁原理,可实现高速无纹版提花,加快了提花装置由机械式向电子式转变的进程。

电子提花装置的关键技术是采用电磁铁作为电信号和机械量之间的转换部件,由控制系统以“0”或“1”电平信号的形式送出花型数据文件的数据来驱动电磁铁工作,然后由执行机构完成对经纱的提升动作[1]。

1.壳体,
2.电子板,
3.电磁阀,
4.绳索,
5.固定钩,
6.运动钩,
7.提刀,
8.首线,
9.弹簧,
10.固定钩,11.提刀,12.连接件,13.固定点图1　提花机电磁阀选针元件原理图
许多控制领域中,除满足系统基本功能以外,还要求有较好的人机
界面、较好的网络和通信功能,显然8位的单片机不能满足这种要求。

为此,提出一种基于PC /104工控板和CPLD 带自检功能的控制系统解
决方案用于电子提花机控制系统。

1　电子提花机的工作原理
电子提花机的种类很多,性能和技术上都有差异,但是工作原理基
本相似,大体分为两部分。

一是电子控制部分,该部分是整个电子提花
机的控制核心,它通过外存储设备、网络设备或人机界面获取花型数据,
然后向提花装置发送信号。

二是电磁提花装置,该机构是电子提花机通
过提花装置的控制接口传送提花数据,经信号驱动放大后,由选择的驱
动电磁阀线圈使相应的电磁阀产生吸力或不产生吸力,来决定经纱的提
升。

其工作原理如图1所示[2]。

如图1所示,通过控制吸力,经提刀7的上下运动带动运动钩6做上下往复运动。

在提刀7达到最高位置时,电磁阀通电,运动钩6使固
定钩5上部靠向电磁阀3,弹簧9被压缩。

下一次运动钩6运动到这里;若电磁阀不通电,则弹簧9使固定钩5复位。

只有当两边的竖针均处于上方的时刻,经纱才被提升,形成开口。

2　电子提花机的自检控制原理
2.1　
控制系统的硬件模块
图2　电子提花机控制系统组成框图选用深圳盛博公司PC /104的SCM /SPT2C GX1模
块作为控制系统的CPU 。

系统的硬件结构主要由3部分
组成:PC /104总线与CPLD 扩展板组成的主控板,CPLD
及外围机构组成的转接板,电磁阀驱动小板模块。

系统组
成见图2。

系统中,PC /104核心板主要是通过总线和底层控制电路进行通讯,鉴于底层控制电路没有标准的PC /104总线接口,本文使用CPLD 可编程逻辑芯片实现PC /104与驱动板之间的总线接口扩展,核心板与扩展板组成控制系统的主体。

主控板中的CPLD 除了具有总线扩展功能外,还可实现总线操作的地址译码和目标设备的选通,数据的串并转换及传送接收,选纬、计数和故障检测等功能,并可预留一些I /O 扩展口作为与织机配合的其它用途或留作以后升级。

电子提花机主控板中的信号通过差分放大直接传输给驱动板,但限制了传输的信号量,且不能实时有效地检测传输数据正确性。

为解决上述问题,在主控板与电磁阀驱动板之间设计了由CPLD 构成的转接板,用于实现数据分流和返回数据自检两个功能。

系统选用了高性价比的非易失性铁电存储器FM25L256存储花型数据文件,读写速度快,可满足有效实时传输大量数据。

电子提花机在织机上安装使用时,其主控板与控制对象距离有3～5m 的距离,为了保证花型数据信号的可靠传输,可通过差分器件来完成。

2.2　选针信号的控制分析
提花机的电子选针系统由电磁阀转接板和驱动板组成,一般一块电磁阀驱动板可以驱动多路电磁阀[3]。

以2688针的电子提花机为例,需要送出2688位的提综控制信号,这就决定不能采用并行的方式输出,本系统在转接板中把数据分成8路输出分别传送到8个驱动小板,每块电磁阀驱动小板驱动8路电磁阀。

8ST cp .串行移位时钟,OE .输出使能信号,DS .串行输入信号,Q .串行输出信号图3　电磁阀驱动小板电路原理图
路输出是并行传送,每一路的信号又是串行传送的,正常工作时8个驱
动板之间是相互独立的,不会相互影响数据传输,但是返回数据即检测
数据时就会有关联,后一组数据必须在前一组数据读完后才发送。

采用
这种数据分流的方式主要是节省了数据在驱动板上的传输时间,一般
2688针从第一针到最后一针需经过336块驱动小板,现在速度提高好几
倍,只需336/8块小板了。

在织机转速为600r /min 时,控制可以达到
1万针左右。

每一路有4根输出口,通过串入并出移位寄存器来达到提综控制信
号输出的目的。

电磁阀驱动小板则把收到的提综控制信号返回给电磁
阀转接板,校验送到电磁阀驱动小板的提综控制信号的正确性。

系统中电
磁阀驱动小板用串进并出移位寄存器74HC595D 来实现,结合ULN2803
达林顿管驱动电磁阀,提升经线。

驱动小板原理框图如图3所示。

3　基于C PLD 的信号处理和自检功能的实现
系统采用的CPLD 是ALTERA 公司的M AX II 的EPM 240芯片,EPM 240可以满足由CPLD 和低功能的FPGA 处理应用程序的要求,如:总线桥,总线接口,功率控制和控制逻辑。

3.1　主控板中CPLD 的信号处理模块
设计实现采用的是A LT ERA 公司CPLD 的开发平台Quartus Ⅱ,Q uartus Ⅱ用户界面丰富、友好、易用,具有详细方便的在线帮助,提供了从设计输入到器件下载编程的全部功能,给设计开发人员提供了极大的方便[4]。

运用Verilog H DL 语言编写程序,程序采用结构化设计,按功能划分模块。

扩展板CPLD 部分为
837第6期张露露等:带自检功能的电子提花机控制系统
图4　CPL D 软件功能流程图
PC /104提供协助处理,其工作主要分为:总线接口,总线操作的地址
译码和目标设备的选通,数据的传送和接收,选纬、计数和故障检测
等功能。

CPLD 的软件功能设计流程如图4所示。

程序代码框架如下。

地址所存模块负责在A EN 有效时刻,将总
线上的地址锁入内部寄存器。

a )代码框架:
mo dule o ne addr (addr sum ,addr ,Aen );//addr sum
是PC /104地址总线,addr 是内部寄存器,Aen 是控制信号
alw ay s @(posedg e Aen ) //Aen 上升沿有效
addr =add sum ;
……;
endmodule
b )地址解码代码框架:
mo dule one iow (clk ,iow ,addr ,out0.out1,…);//clk 是时钟输入信号,iow 是PC /104总线控制写信号,addr 为锁存器的地址,out0选通输出
alw ay s @(posedg e clk )
一些时序处理;
c )地址解码:case (addr )
Out0地址:设备0选中
Out 1地址:设备1选中
……
其中数据传输的部分是核心设计之一,它实现了数据的并串转换和传送的功能。

数据传输结构如图5所示。

图5　数据传输结构图
图中TO 是用来传送当前传送方式所对应的数据,由CPLD 控制发送。

P T R S 能将并行数据转成串行,在时钟信号的配合下将转换后的串行数据连续的输出,最大的输出量可以达到6000多位,并且这个串行数据的实际输出位是可控制的,主要由工控板设置。

实现这一功能的Verilog HDL 关键程序块如下。

module P TR S (sclk ,reset ,Sdata ,O E ,Do ut ,Pdata );
各变量的初始化;
alw ay s @(po sedge sclk )
begin
if (!reset )
beg in
Do ut =Pdata ;
end
else
beg in Sdata =Dout (0);Dout (0)=Do ut (1);
838 浙　江　理　工　大　学　学　报2009年　第26卷
图6　P T R S 部分的仿真波形图 Dout (1)=Dout (2);Do ut (2)=Do ut (3);
Dout (3)=Dout (4);Do ut (4)=Do ut (5);
Dout (5)=Dout (6);Do ut (6)=Do ut (7);
end
endm odule
上程序块的仿真波形图见图6(即串转并的仿真波形图)。

3.2　转接板CPLD 的信号传送和自检功能实现
转接板CPLD 主要完成两个功能:a )对从主板接收的串
行数据进行数据分流;b )自检功能。

自检功能即校验从电磁驱动板返回的提综数据是否正确,及时把错误
的数据返还给工控板。

3.2.1　
信号传送模块
C PL
D 模块中:DOUT [8]—8路接收数据,SCK [8]—8路时钟信号,DIN [8]—8路返回数据,EN —使能信号图7　数据分流电路连接框图对于上千针的电子提花机,需要送出几千位的控制
信号,显然输出不能只是采用并行的方式,但是若只用串
行方式传输,信号量很多则提花机的速度就会降低。

为
了达到电子提花机针数和速度的要求,采用并行和串行
并用的传输方式。

转接板中的CPLD 用数据分流来实现
这个功能。

由主控制板中的CPLD 转换的串行数据经本
部分的CPLD 进行数据分流成8路并行输出,每一路数
据串行输出到各个电磁阀驱动小板中。

数据分流一方面
提高数据传输速度,另一方面每路数据的传输是否有效互不干扰。

其电路连接如图7所示。

图8　差分芯片的管脚及逻辑原理图
由于在实际应用中主控制器与龙头距离较远,为了保证花型
数据有效传输,本系统中采用四路差分线驱动器和接收器
SN75174和SN75175,其传输速度可达10M bps 。

SN75174和
SN75175是4位TT L 和EIA /TIA -422B 、RS485标准转换器件。

SN75174把信号转换为422B 标准信号,将逻辑电平变为电位差实
现信息传送,可以支持较高的传输速率和较长的传输距离,然后再
由SN75175将接收到的422B 标准信号转换为TT L 标准信号传
输给转接板。

图8是系统中差分芯片的原理图。

3.2.2　
数据自检模块图9　返回数据检测流程图以往电磁阀驱动小板通过普通的驱动芯片(如W74H C367)接收差分芯片传
输的数据,可以实现基本功能但是不能自我检测返回的大量传输数据。

系统采
用CPLD 芯片满足大量数据的实时有效的传输,而且接收返回信号检测输出数
据的正确性。

在接收数据时主要是要把这些数据保存起来,方便处理分析。

图9
为CPLD 检测接收返回数据的流程图。

4　结　语
CPLD 在电子提花机控制系统中,不仅可以满足一定量数据的传送需要,也
可以满足速度要求,使整套系统设计更加灵活、系统结构紧凑、性能稳定。

传统
的方法从硬件设计到最后PCB 加工周期长,容易出错,一旦出现错误,修改硬件
设计需要花费很多时间[5]。

但是采用CPLD 芯片进行硬件设计不需要额外的实验器件,修改比较方便,为系统的升级提供了方便,有一定的应用价值。

839
第6期张露露等:带自检功能的电子提花机控制系统
840 浙　江　理　工　大　学　学　报2009年　第26卷
参考文献:
[1]张建义,袁嫣红.基于A RM的提花机控制系统设计[J].机电工程,2006,24(3):6-8.
[2]李志祥.电子提花技术与产品开发[M].北京:中国纺织出版社,2000.
[3]李志祥.电子提花商标机和织带机[M].北京:中国纺织出版社,2003.
[4]杜惠敏.基于V erilog的F PG A设计基础[M].西安:电子科技大学出版社,2006.
[5]刘　可,徐伯庆,孙国富.基于FP GA的电子提花机控制系统[J].上海理工大学学报,2004,26(2):168-175.
Control System of Electronic Jacquard with Self-Test Function
Z H AN G L u-lu,Y UA N Y an-hong,Z H A N G J ian-y i
(Scho ol o f Machinery&Auto matio n,Zhejiang Sci-Tech University,H ang zhou310018,China)
Abstract:An electronic jacquard machine control sy stem is usually based on industry control com put-er.Based o n controlling principle of electronic jacquarder and function of CPLD chip,this paper puts fo r-w ard a solutio n of the electronic jacquarder contro l sy stem with self-test function.CPLD mainly finishes the function of sending and receiving data and verifies the re turned data in control sy stem.Then,the relat-ed sim ulation result is debugged.T he prog ram carried out a preliminary test in the labo rato ry,w hich a-chieves expected results.
Key words:electro nic jacquarder;self-test functio n;CPLD chip;verilog H DL
(责任编辑:杨元兆)。