锁相环-倍频使用Microsoft-Word-文档

3.5倍频电路
相位－时间法的思想是将相位量转换为数字脉冲量，然后对数字脉冲进行测量而得到相位差值。

转换原理如下：
两被测信号的相位差可表示为 ： T/T
360∆=∆Φ
（1）
其中 ∆Φ为相位差，T ∆为相位差时间，T 为被测信号周期 数字测量时的表达式：
)
/f 360f N /T 360N m c （==∆Φτ
（2）
其中τ为计数脉冲周期，m f 为其频率，c f
为被测信号频率，N 为计数值显然这个表达式包括乘法和除法，计算烦琐，利用单片机处理，固然可行，但是仔细观察式 ( 2 ) 就可发现，倘若分子部分360τ 与分母部分 T 可以消去，即
1/T 360=τ 则 N
=∆Φ， 也就是说计数器的值 N 即是相位差∆Φ ，这个假设成
立的条件是T
360=τ
，用频率表示为
c
m
1/f 360/f
=，
c
m 360f
f = ，即计数脉冲的
频率为被测信号频率的360倍时，计数器的值就表示了相位差，显然此时测量的精度为1°。

若要使测量精度达到1°，仍然从相位差表达式出发，将相位差表达式进行变形 ：
)
/f 360f N m c （⨯=∆Φ
(3)
当
c
m 360f
f = 时，计数器的值 N 除以10即为相位差值，则测量精度提高
到1°。

基于相位－时间法原理的测量仪的原理框图如图1-3所示。

基准信号(电压信号)fr 经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360的分频器，使锁相环的输出信号频率为360fr ，但相位与fr 相同，这个输出信号被用作计数器的计数时钟。

原理图如下：
A
计数
为实现计数功能，本文提出三个方案。

方案一：用软件对大量的波形数据进行处理才能达到较高的精度，且采集时间间隔难以精确控制，如果要准确地捕捉到信号的极值，则要求每个信号周期内有足够多的采样点对波形进行细分。

因此，此方法主要适用于精度要求不是很高
的情况，或者用于数字存储示波器中。

方案二：相位－电压法则是基于RC 电路的积分和ICL7136芯片的显示校正网络来实现相位差的测量和显示，其测量精度和稳定度都不够高。

而且这种方法对积分放电电路的要求较高。

方案三：相位－时间法采用的是一种基于74HC4046的锁相功能和利用74LS90芯片制成的3600分频来达到信号的倍频效果，其精度可达到0.1°，且其电路形式也相对比较简单，实现起来比较容易。

鉴于以上诸多因素，本设计最终选择相位－时间法。

具体方法为，利用锁相环将原信号进行360倍倍频处理，然后用原信号为触发信号对计数电路的芯片进行触发，然后锁存计数结果，由于输入信号是变化的信号，所以将信号锁存后然后显示，等下一个信号来到的时候，再次锁存显示，从而是输出的显示电路为连续变化的信号。

工作流程图如下
图3.5-1锁相环倍频计数电路工作原理
倍频电路的核心是锁相环，其倍频的工作原理框图如下:
f2
图3.5-2锁相环工作原理图
锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。

晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，在本课题中，可以将原始信号直接输入锁相环的相位比较器（PC）。

锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
f1/M=f1’=f2/N 故 f2=Nf’1 (f’1为基准频率)
当N变化时，就可以得到输出频率f2。

仿真设计图如下：
图3.5-2仿真电路图
仿真结果如下图所示：
图3.5-3
3.6计数显示电路
两路信号处理之后得到相位差，通过显示电路，将得到的计数结果通过计数电路显示出来，然后代入公式进行运算，在实际的电路中可以将信号直接传给计
算机，进行数据处理，本电路只是为了直观地验证结果能否实现得到相位差的功能。

其电路图的设计和显示字相应的输入参数如下图所示：
图3.6-1计数显示电路
图3.6-2输入信号参数
给电路主要利用76LS160芯片的计数功能和75LS373的锁存功能，76LS160是一个十进制加法计数器，它具有异步清零端与同步置数端，其中异步清零端它
不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到来。

同步置数端LD有效时（低电平）计数功能被禁止，在CP脉冲上升沿作用下D0～D3的数据被置入计数器并呈现在Q0～Q3端。

具体功能可通过下表表示。

图3.6-3 74ls160真值表
74LS373为三态输出的八 D 透明锁存器. 当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。

当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当锁存允许端 LE 为高电平时，O 随数据 D 而变。

当 LE 为低电平时，O 被
74LS373真值表
因为考虑到，实际工作中输入端的信号是不断变化的，所以在每次计数结束后计数器都会进行清零处理。

分析74LS160的工作特点之后，选择利用CLR的异步清零来实现。

工作时序图可用下图表示：
160EP
计数清零
160CLK
373LE
锁存显示再次锁存显示
通过此电路可实现对输入信号的时时计数功能，将信号相位差信息直观的表示出来。