基于FPGA的高速FIR数字滤波器的设计

基于FPGA的高速FIR数字滤波器的设计目前FIR的实现办法主要有3种：利用单片通用数字滤波器、器件和可编程规律器件实现。

单片通用数字滤波器用法便利，但因为字长和阶数的规格较少，不能彻低满足实际需要。

用法DSP器件实现虽然容易，但因为程序挨次执行，执行速度必定不快。

有着规整的内部规律阵列和丰盛的连线资源，特殊适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。

但长久以来，FPGA向来被用于系统规律或时序控制上，很少有信号处理方面的应用，其缘由主要是由于在FPGA中缺乏实现乘法运算的有效结构。

本文利用FPGA乘累加的迅速算法，可以设计出高速的FIR数字滤波器，使FPGA在数字信号处理方面有了长足的进展。

2 Matlab设计滤波器参数
利用Matlab为设计FIR滤波器提供的工具箱，挑选滤波器类型为低通FIR，设计办法为窗口法，阶数为16，窗口类型为Hamming，Beta为0.5，Fs为8.6 kHz，FC为3.4 kHz，导出的滤波器系数如下：
3 迅速FIR滤波器算法的基本原理
(1) 分布式算法
分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先相加形成相应的部分积，然后再对各部分积举行累加得到终于结果。

对于一个N(N为偶数)阶线性相位FIR数字滤波器，输出可由式(1)表示：
(2) 乘法器设计
高性能乘法器是实现高性能的FIR运算的关键，分析乘法器的运算过
第1页共6页。