集成电路中接口电路的设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
元 可形成 单元库 ， 经过 流 片验 证 正确后 可 以直接调 用 。 关 键词 集成 电路 接 口电路 电路 设计 版 图设 计 封 装设计
１ 引 言
随着半导体制造工艺的高速发展 ， 工艺 中使 用按比例缩小 的设计规则导致 出现 了更薄的栅氧 厚度、 更短的沟道长度、 更浅的源漏结深度 以及更
进行论述 ， 总结了一些设计要点和设计准则 ， 提出
了可采用 接 口电路 、 封装 、 Ｐ Ｃ Ｂ三 者协 同设 计 的方 法， 以提 高接 口电路 的性 能 和可靠性 。
２ 电路 设 计
接 口电路 的设计按设计过程 可分为 电路设 计、 版图设计、 封装设计 ， 每个设计过程的侧重点 是不一样的。电路设计时通过研究 电路的指标 ， 结合具体半导体工艺参数 ， 选择不同的电路结构 ， 使用容差设计 、 保护设计 、 冗余设计等设计合适的
限速输出、 不 同的驱动能力等， 它能对信号反相、 保存输入信号或对其进行整形， 消除噪声的影响 ，
接 口电路形 式 ， 满 足 电路 指 标 要求 。接 口 电路 的
低 的阈值电压等特点， 这些特点给集成 电路带来
了更高的门集成度、 更低的功耗、 更高的速度、 更
高的频率等优势 ， 然而集成 电路 的可靠性并没有
得到同样 的提高 ， 反而 由于这些特点变得更易损 坏
配、 没有足够 的静 电保护 等问题 而失效 的现象。
现代集成 电路（ Ｉ Ｃ ） 设计理论认为 ： 可将这些常导 致失效的电路组合在一起形 成接 口电路 ， 它担负 着集成电路与外界电路的逻辑控制、 电路驱动、 电 平转换 、 Ｅ Ｓ Ｄ保护等功能 ， 这些功能对集成电路的 可靠性起着十分重要。因此建议将 Ｉ Ｃ的内核 电 路和接 口电路分开设计 。内核电路 的设计利用 Ｅ Ｄ Ａ软件能从按 比例缩小 的工艺尺寸 中得到提
电路设计一般包含逻辑控制及驱动 电路、 电平转 换 电路 、 Ｅ Ｓ Ｄ保护电路等单元的设计 ， 分别完成逻 辑控制 、 电路驱动、 电平转换、 Ｅ Ｓ Ｄ保护等功能。
２ ． １ 逻辑控 制及驱 动 电路
逻 辑控制 及驱 动 电路 承担 了一定 的逻辑 功能
并能提供适当的驱动能力 ， 一般用在输人／ 输出或 输 出端 口上。图 ｌ 是一个输 输 出双向三态单 元 电路原理图， 它具有输入／ 输出或者高阻状态的 功能。该模块电路有两个控制端 （ Ｓ Ｗ、 Ｃ ） 和一个 数据端（ Ｄ ） 。数据端 Ｄ连接到芯片的内部逻辑，
图１ 输入／ 输 出双向三态 单元 电路原理图
在 图 １的电路基 础上 ， 适 当增 加一 些 门电路 就能得 到具有 反 相 、 Ｄ触发 器 或施 密 特 触发 器 等 功能 的逻辑控 制及驱 动 电路 ， 如直接输 出／ 触 发器
输出、 反相／ 同相输 出 、 漏极开 路输 出和全速输 出／
的设计 ， 接 口电路的版 图设计在满足各 自 功能的同时优化单元 电路间的版 图布局 ， 综合考虑接 口电路的 可靠性如驱动能力、 抗 闩锁 、 抗Ｅ Ｓ Ｄ能力等， 封装设计首先考虑的是整体 Ｐ Ａ Ｄ布局设计， 其次考虑选择 合适的封装形式， 尽量减小封装压焊产生的寄生参数对接 口电路的影响。设计 完成的一些接 口电路单
的驱动能 力 。
且 Ｃ为“ ｌ ” 时， 焊盘上信号经逻辑 电路同相地传 送到数据端 Ｄ ， 电路处于读人（ 输入） 状态 ， 完成
输入 功能 ； 当Ｓ Ｗ 为“ １ ” 且 ｃ为 “ ０ ” 时， 数据端 Ｄ
信号经逻辑电路同相地传送到焊盘上 ， 电路处 于
读 出（ 输 出） 状态， 完成 输 出功 能。 当 Ｓ Ｗ 为低 电
升（ 如内核芯片集成规模的提高 ） ， 接 口电路的设
计在满足各单元电路功能的同时优化单元 间的布 局， 在每个设计 阶段综合考虑接 口电路 的可靠性 如驱动能力、 抗 闩锁 、 抗Ｅ Ｓ Ｄ能力等 ， 以提高接 口 电路的性能。本文根据对接 口电路各设计阶段如 电路设计 、 版图设计 、 封装设计的特点从不 同方面
第３ ｌ 卷第 １ 期 ２ ０ １ ３年 ３月
誊
瓣誊
Ｖ０ １ ． ３ １ Ｎｏ ． １
Ｍａ ｒ ． ２ ０ １ ３
Ｊ Ｉ ＣＨＥ ＮＧＤＩ ＡＮＬＵ Ｔ ＯＮＧ ＸＵ Ｎ
集 成 电 路 中 接 口 电 路 的 设 计
吕江萍 胡巧云
（ 北方 通用 电子集 团有 限公 司微 电子部 苏州 ２ １ ５ １ ６ ３ ） 摘 要 接 口电路 的 电路 设计 一般 包含 逻辑控 制及 驱动 电路 、 电平 转换 电路 、 Ｅ Ｓ Ｄ保护 电路 等 单元
它可能读入焊盘上的信号， 也可能输 出内部信号
到焊盘。控制端 Ｃ的状态用 于控 制 Ｉ ／ Ｏ的输 入 还是输出， 控制端 Ｓ Ｗ 的状态决定 Ｉ ／ Ｏ是否处于
萋 纂溅
高阻状 态 。电路工作 原理是 ： 当Ｓ Ｗ 为高 电平 “ １ ”
篓
第 ３ １ 卷 第 １ 期
平“ ０ ” 时， 两 对 ＭＯ Ｓ管 Ｐ ０ 、 Ｎ Ｏ， Ｐ １ 、 Ｎ１ 均处 于截止 状态， 内部 电路和 焊盘之 间完全被 隔离 ， 端 口处于 高 阻状态 。输入 输 出 的驱 动 能 力 由两对 ＭＯ Ｓ管 Ｐ ０ 、 Ｎ Ｏ ， Ｐ １ 、 Ｎ１ 分别提 供 ， 改 变其 尺寸 可得 到不 同
动器 件 ， Ｃ ＭＯ Ｓ为 负载 器 件 。一般 ｒ ｒ Ｌ电路 的逻 辑 电平是 ： Ｖ ｏ Ｈ＝ ２ ． ４ Ｖ， Ｖ ０ Ｌ ＝ ０ ． ４ Ｖ， 在５ Ｖ电源 电 压 下要求 Ｃ ＭＯ Ｓ电路能接 受 的最 坏情况输 入 电平
范 围是 ： Ｖ Ｈ ｍ ＝ ２ ． ０ Ｖ， Ｖ ‰ ＝ ０ ． ８ Ｖ。如果 将 Ｔ Ｔ Ｌ
１ 引 言
随着半导体制造工艺的高速发展 ， 工艺 中使 用按比例缩小 的设计规则导致 出现 了更薄的栅氧 厚度、 更短的沟道长度、 更浅的源漏结深度 以及更
进行论述 ， 总结了一些设计要点和设计准则 ， 提出
了可采用 接 口电路 、 封装 、 Ｐ Ｃ Ｂ三 者协 同设 计 的方 法， 以提 高接 口电路 的性 能 和可靠性 。
２ 电路 设 计
接 口电路 的设计按设计过程 可分为 电路设 计、 版图设计、 封装设计 ， 每个设计过程的侧重点 是不一样的。电路设计时通过研究 电路的指标 ， 结合具体半导体工艺参数 ， 选择不同的电路结构 ， 使用容差设计 、 保护设计 、 冗余设计等设计合适的
限速输出、 不 同的驱动能力等， 它能对信号反相、 保存输入信号或对其进行整形， 消除噪声的影响 ，
接 口电路形 式 ， 满 足 电路 指 标 要求 。接 口 电路 的
低 的阈值电压等特点， 这些特点给集成 电路带来
了更高的门集成度、 更低的功耗、 更高的速度、 更
高的频率等优势 ， 然而集成 电路 的可靠性并没有
得到同样 的提高 ， 反而 由于这些特点变得更易损 坏
配、 没有足够 的静 电保护 等问题 而失效 的现象。
现代集成 电路（ Ｉ Ｃ ） 设计理论认为 ： 可将这些常导 致失效的电路组合在一起形 成接 口电路 ， 它担负 着集成电路与外界电路的逻辑控制、 电路驱动、 电 平转换 、 Ｅ Ｓ Ｄ保护等功能 ， 这些功能对集成电路的 可靠性起着十分重要。因此建议将 Ｉ Ｃ的内核 电 路和接 口电路分开设计 。内核电路 的设计利用 Ｅ Ｄ Ａ软件能从按 比例缩小 的工艺尺寸 中得到提
电路设计一般包含逻辑控制及驱动 电路、 电平转 换 电路 、 Ｅ Ｓ Ｄ保护电路等单元的设计 ， 分别完成逻 辑控制 、 电路驱动、 电平转换、 Ｅ Ｓ Ｄ保护等功能。
２ ． １ 逻辑控 制及驱 动 电路
逻 辑控制 及驱 动 电路 承担 了一定 的逻辑 功能
并能提供适当的驱动能力 ， 一般用在输人／ 输出或 输 出端 口上。图 ｌ 是一个输 输 出双向三态单 元 电路原理图， 它具有输入／ 输出或者高阻状态的 功能。该模块电路有两个控制端 （ Ｓ Ｗ、 Ｃ ） 和一个 数据端（ Ｄ ） 。数据端 Ｄ连接到芯片的内部逻辑，
图１ 输入／ 输 出双向三态 单元 电路原理图
在 图 １的电路基 础上 ， 适 当增 加一 些 门电路 就能得 到具有 反 相 、 Ｄ触发 器 或施 密 特 触发 器 等 功能 的逻辑控 制及驱 动 电路 ， 如直接输 出／ 触 发器
输出、 反相／ 同相输 出 、 漏极开 路输 出和全速输 出／
的设计 ， 接 口电路的版 图设计在满足各 自 功能的同时优化单元 电路间的版 图布局 ， 综合考虑接 口电路的 可靠性如驱动能力、 抗 闩锁 、 抗Ｅ Ｓ Ｄ能力等， 封装设计首先考虑的是整体 Ｐ Ａ Ｄ布局设计， 其次考虑选择 合适的封装形式， 尽量减小封装压焊产生的寄生参数对接 口电路的影响。设计 完成的一些接 口电路单
的驱动能 力 。
且 Ｃ为“ ｌ ” 时， 焊盘上信号经逻辑 电路同相地传 送到数据端 Ｄ ， 电路处于读人（ 输入） 状态 ， 完成
输入 功能 ； 当Ｓ Ｗ 为“ １ ” 且 ｃ为 “ ０ ” 时， 数据端 Ｄ
信号经逻辑电路同相地传送到焊盘上 ， 电路处 于
读 出（ 输 出） 状态， 完成 输 出功 能。 当 Ｓ Ｗ 为低 电
升（ 如内核芯片集成规模的提高 ） ， 接 口电路的设
计在满足各单元电路功能的同时优化单元 间的布 局， 在每个设计 阶段综合考虑接 口电路 的可靠性 如驱动能力、 抗 闩锁 、 抗Ｅ Ｓ Ｄ能力等 ， 以提高接 口 电路的性能。本文根据对接 口电路各设计阶段如 电路设计 、 版图设计 、 封装设计的特点从不 同方面
第３ ｌ 卷第 １ 期 ２ ０ １ ３年 ３月
誊
瓣誊
Ｖ０ １ ． ３ １ Ｎｏ ． １
Ｍａ ｒ ． ２ ０ １ ３
Ｊ Ｉ ＣＨＥ ＮＧＤＩ ＡＮＬＵ Ｔ ＯＮＧ ＸＵ Ｎ
集 成 电 路 中 接 口 电 路 的 设 计
吕江萍 胡巧云
（ 北方 通用 电子集 团有 限公 司微 电子部 苏州 ２ １ ５ １ ６ ３ ） 摘 要 接 口电路 的 电路 设计 一般 包含 逻辑控 制及 驱动 电路 、 电平 转换 电路 、 Ｅ Ｓ Ｄ保护 电路 等 单元
它可能读入焊盘上的信号， 也可能输 出内部信号
到焊盘。控制端 Ｃ的状态用 于控 制 Ｉ ／ Ｏ的输 入 还是输出， 控制端 Ｓ Ｗ 的状态决定 Ｉ ／ Ｏ是否处于
萋 纂溅
高阻状 态 。电路工作 原理是 ： 当Ｓ Ｗ 为高 电平 “ １ ”
篓
第 ３ １ 卷 第 １ 期
平“ ０ ” 时， 两 对 ＭＯ Ｓ管 Ｐ ０ 、 Ｎ Ｏ， Ｐ １ 、 Ｎ１ 均处 于截止 状态， 内部 电路和 焊盘之 间完全被 隔离 ， 端 口处于 高 阻状态 。输入 输 出 的驱 动 能 力 由两对 ＭＯ Ｓ管 Ｐ ０ 、 Ｎ Ｏ ， Ｐ １ 、 Ｎ１ 分别提 供 ， 改 变其 尺寸 可得 到不 同
动器 件 ， Ｃ ＭＯ Ｓ为 负载 器 件 。一般 ｒ ｒ Ｌ电路 的逻 辑 电平是 ： Ｖ ｏ Ｈ＝ ２ ． ４ Ｖ， Ｖ ０ Ｌ ＝ ０ ． ４ Ｖ， 在５ Ｖ电源 电 压 下要求 Ｃ ＭＯ Ｓ电路能接 受 的最 坏情况输 入 电平
范 围是 ： Ｖ Ｈ ｍ ＝ ２ ． ０ Ｖ， Ｖ ‰ ＝ ０ ． ８ Ｖ。如果 将 Ｔ Ｔ Ｌ