MAX8770引脚定义(中文)

之间） 。在关断时 CCI 内部强行拉为低。 PIN11 REF：2.0V 的参考电压输出。接一个最大 1μF 的低 ESR 陶瓷电容对地进行滤波。能 对外部负载源出 500μA 电流。负载将会降低 OUT 的精度，参考 REF 负载调整错误。 PIN12 FB：远程反馈输入，直流电压跨导放大器（Gm(FB)）输出。在此脚与远端检测的正端 接一电阻 RFB，以设定增益点的稳态下降： PIN13 GNDS：远程反馈输入的负端。正常与负载的地直接相连。GNDS 内部与一微调输出电 压的跨导放大器相连，此跨导放大器用来补偿调节器的地和负载的地之间的电压降。 PIN14 CSP2：第 2 相输出电流检测的正相输入。与检流电阻的高端相连，当采用输出电感的 直流电阻作为检测元件时，则与滤波电容 CEQ 相连。将此脚直接接 VCC 时，定义为第 1 相工 作方式。 PIN15 CSN2：第 2 相输出电流检测的反相输入。与检流电阻的低端相连，当采用输出电感的 CSN2 同时也用作功率监测器的电压输入。 直流电阻作为检测元件时， 则与滤波电容 CEQ 相连。 PIN16 CSN1：第 1 相输出电流检测的反相输入。与检流电阻的低端相连，当采用输出电感的 直流电阻作为检测元件时，则与滤波电容 CEQ 相连。 PIN17 CSP1：第 1 相输出电流检测的正相输入。与检流电阻的高端相连，当采用输出电感的 直流电阻作为检测元件时，则与滤波电容 CEQ 相连。 PIN18 GND：模拟地。 PIN19 VCC：控制器的电源输入。与 4.5V 至 5.5V 的电源相连。此脚对地最少应接一 1μF 电 容。 PIN20 BST2：自举引脚，在 DH2 高侧栅极驱动上接一飞电容。 ，在低侧管导通时，内部 VDD 与 BST2 之间的开关使飞电容充电。 PIN21 DH2：第 2 相高侧栅极驱动输出。DH2 的电压从 LX2 到 BST2 之间变化。在关断时此脚 为低电平。 PIN22 LX2：第 2 相电感连接点。LX2 为 DH2 高端驱动器的的低侧电源。同时也作为第 2 相 的过零比较器的一个输入端。 PIN23 PGND2：第 2 相的功率地。与 DL2 驱动器的地相连。同时也作为第 2 相的过零比较器 的一个输入端。 PIN24 DL2：第 2 相低侧栅极驱动器输出。DL2 从 PGND2 至 VDD 之间变化。DL2 在关断时强行 拉为高。当检测到有输出过压时，DL2 也被强制拉为高电平。在第 1 相单相工作时，DL2 强 制为低。
PIN25 VDD：DL1 与 DL2 驱动器的电源电压输入。在相应的相关闭时，VDD 同时也是内部的给 BST1,BST2 飞电容重充电的电源。 VDD 与 4.5V 至 5.5V 的系统电源相连。 VDD 对 PGND1 与 PGND2 之间需接 1μF 电容。 PIN26 DL1：第 1 相低侧栅极驱动器输出。DL1 从 PGND1 至 VDD 之间变化。DL1 在关断时强行 拉为高。当检测到有输出过压时，DL1 也被强制拉为高电平。 PIN27 PGND1：第 1 相功率地。与 DL1 驱动器的地相连。同时也作为第 1 相的过零比较器的 一个输入端。 PIN28 LX1：第 1 相感节点。LX1 为 DH1 高侧栅极驱动器的低侧电源。同时也作为第 1 相的 过零比较器的一个输入端。 PIN29 DH1：第 1 相高端栅极驱动器输出。从 LX1 至 BST1 之间变化。关断时为低。 PIN30 BST1：自举引脚，在 DH1 高侧栅极驱动上接一飞电容。 ，在低侧管导通时，内部 VDD 与 BST1 之间的开关使飞电容充电。 PIN31-PIN37 D0-D6：低电压的 VID DAC 代码输入。D0–D6 没有内部上拉。这些 1.0V 逻辑输 入设计成直接与 CPU 相连。输出电压由 VID 代码来指定。 PIN38 SHDN#：关断控制输入。此脚不能承受电池电压。正常工作时与 VCC 相连。接地时 IC 进入最大 1μA 的关断状态。在启动期间，输出电压慢慢地上升到启动电压。在从正常状态切 换到关断状态期间， 输出电压以同样的斜率下降。 强制 SHDN#为 11V 至 13V， 关闭 OVP 与 UVP 保护电路，清除错误锁定等。不能将 SHDN#电压超过 13V。 PIN39 DPRSLPVR：功耗切换的逻辑输入。PSI 与 DPRSLPVR 一起决定工作模式，如表所示。 在 SKIP 状态时，PWRGD 被屏蔽。在启动期间，芯片强行进入全相 PWM 模式。而在从 BOOT 模 式切换到 VID 模式时及关断时，处于 BOOT 模式。 DPRSLPVR 1 1 0 0 PSI 0 1 0 1 Mode 极低电流（第 1 相跳脉冲） 低电流（约 3A） （第 1 相跳脉冲） 中间功率（第 1 相 PWM） 最大功率（全相 PWM：由 CSP2 设定相数）
Functionality 正常斜率，由 PSI#与 CSP2 来指定相数 正常斜率，由 PSI#与 CSP2 来指定相数 正常斜率，第 1 相跳脉冲 斜率减小到正常的 1/4，第 POUT：功率监测输出。在关断时，POUT 为 0。
VPOUT K PWR V( CSNpm ,GNDS ) V (CSP , CSN )
其中， K PWR 是功耗监测因素： PIN5 VRHOT#：内部比较器开漏输出。当 THRM 低于 1.5V（VCC 的 30%） ，VRHOT 拉为低电平。 在关断状态时 VRHOT 为高阻状态。 PIN6 THRM：内部比较器的输入端。THRM 与 VCC 和 GND 之间的电阻与热敏电阻组成的电阻分 压器的输出端相连。在温度达到设计的上限时，使 THRM 的电压降低到 1.5V（VCC 的 30%） 。 PIN7 TIME：摆率调整引脚。在 TIME 引脚与 GND 之间接一电阻 RTIME，可以设定内部的摆率。 摆率（Slew rate）=(12.5mV/μs)×(71.5kΩ/RTIME) 其中 RTIME 为 35.7kΩ 与 178kΩ 之间。 PIN8 TON： 开关频率设定输入。 在电源输入与 TON 引脚之间接一电阻来设定每相的开关周期。 PIN9 CCV：积分电容连接引脚。在 CCV 与 GND 之间接一电容来设定积分时间常数。当输出超 出调整窗口并且芯片处于跳脉冲状态时，内部的积分器将关闭。 PIN10 CCI：电流平衡补偿引脚。在 CCI 引脚与远程反馈检测的正端接一电容（或 CCI 与 GND
PIN40 DPRSTP#：1.0V 逻辑输入信号。这个信号为与 DPRSLPVR 互补的系统信号。但会出现 一个特殊情况，在退出 C4 状态时，DPRSTP#与 DPRSLPVR 可能会同时为高。如果这种情况发 生，斜率减小到正常的 1/4。
DPRSLPVR 0 0 1 1
DPRSTP# 0 1 0 1
MAX8770 引脚定义(中文)
PIN1 CLKEN#：时钟使能逻辑信号输出。这个低电平的逻辑输出信号，表示从 FB 引脚采样的 输出电压处于调节范围之内。 在 VID 切换时， CLKEN#强制为低电平。 除了在启动期间， CLKEN# 都为 PWRGD 的反相。 PIN2 PWRGD：开漏电源好信号输出。在输出电压切换之后，除上电与断电之外，如果 FB 处 于调整范围之内， 则 PWRGD 为高阻态。 在上电启动期间， 直到 CLKEN#为低以后的 5ms， PWRGD 保持为低电平并维持。 PIN3 PSI#：功耗指示输入。PSI#与 DPRSLPVR 共同决定如下表中的工作模式。 表示电源功率状态的逻辑输入。PSI#与 DPRSLPVR 一起决定下面真值表中的工作状态。 当在跳脉冲模式时，PWRGD 的上限被屏蔽。在启动期间，备件强行进入全相 PWM 模式，但当 处于从启动状态切换到 VID 模式与关断期间，处于启动模式。 DPRSLPVR 1 1 0 0 PSI# 0 1 0 1 超低电流（单相跳脉冲） 低电流模式（约 3A） （单相跳脉冲） 中功率（单相 PWM 模式） 最大功率（单相或双相模式） 工作模式