数电组合逻辑电路设计说明书

合集下载

数字电子电路数电实验报告组合逻辑电路设计

装……订……线组合逻辑电路设计一、实验目的1、掌握用基本门电路实现组合电路的设计方法。

2、掌握实现组合电路的连接及调试方法。

通过功能验证锻炼解决实际问题的能力。

二、实验内容（一）概论设计电路的一般过程：实际逻辑问题→抽象逻辑问题→列真值表→画卡诺图→图形化简→简化表达式→画出逻辑图设计中应该注意的问题：卡诺图或公式化简是实现组合电路设计的关键步骤。

为使电路简单，使用器件最少，往往要对不同的化简方法进行比较，得到一个合理的电路。

对于多输出实现组合电路，为了使得总的逻辑电路最简，在各个输出函数化简时不能孤立地考虑各个输出函数如何化简，而应注意尽可能找出多个输出函数的同类项，使总体设计最简。

（二）实践实验题目实验要求：从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。

要求首先进行计算机仿真，实现题目功能。

然后在数字实验系统中完成实际操作。

自行设计测试表格，完成实际电路的测试。

（三）实验设计（1）设计一个四人表决电路要求：四人表决（用电平开关表决，当开关为高电平时表示同意，当开关为低电平时表示反对）时，当多数人通过时（三个以上开关为高电平）用发光二极管显示有效，否则发光二极管显示无效。

试用基本逻辑门设计该电路。

具体电路形式不限。

并在实验台上进行调试及验证。

（2）器材：数字试验系统一台，TTL型集成电路与门74LS11，或门74LS32各一块。

（3）电路设计过程根据设计任务要求建立输入、输出变量，并列出真值表：A、B、C、D为表决输入信号，Q为输出显示信号。

装……订……线三、实验步骤1、选好芯片，并连线布线图2、测试结果真值表根据真值表写出逻辑表达式Q=ABCD+ ABC’D+AB’CD+A’BCD+ABCD=ABC+ABD+ACD+BCD′用逻辑表达式化简法简化逻辑表达式Q=ABC+ABD+ACD+BCD=AB(C+D)+CD(A+B)=ABC′D′+A′B′CD四、实验总结本次实验总体效果较为满意，通过做表决器实验，了解到了芯片的用途，与书本相结合。

数电实验-组合逻辑电路设计

数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。

要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。

在芯片中下载电路并在实验板上验证。

二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。

其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。

编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。

偶校验在电路实现中更直接容易。

译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。

分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。

2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。

数字电子技术实验-组合逻辑电路设计

实验箱使用注意事项
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线，避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与门、或门、非门等，用于实现基本的逻辑运算。
触发器
用于存储一位二进制信息，具有置位、复位和保持功能。
寄存器
由多个触发器组成，用于存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成功设计了对应的组合逻辑电路，实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻辑电路进行了仿真测试，验证了电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计的组合逻辑电路，经过测试，实现了预期的逻辑功能，验证了电路的可实现性。
路图。
确保电路图清晰易懂，标注必要的说明和标注。
检查电路图的正确性，确保输入与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各逻辑门和输入输出端口。
检查连接无误后，进行功能测试，验证电路是否满足设计要求。
如果测试结果不符合预期，检查电路连接和设计，并进行必要的调整和修正。
数字电子技术实验-组合逻辑电路设计

数电实验报告实验二组合逻辑电路的设计方案

实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。

2.熟悉组合电路的特点。

二、实验仪器及材料a) TDS-4数电实验箱、双踪示波器、数字万用表。

b) 参考元件：74LS86、74LS00。

三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。

2) 组合逻辑电路的功能特点和结构特点.3) 中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。

1）列出真值表,如下表2-1。

其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。

2）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。

4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。

按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。

改变输入信号的状态验证真值表。

2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。

规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。

试用与非门设计判断得奖的电路。

数字电路实验组合电路设计

实验内容同意时，表决通过；当1人及以下同意时，表决被否定。 2. 实现一个逻辑函数功能： F=(4,5,6,8,9,10,11,12,13,14,15) 注意：注意：以上设计中，每个步骤必须在实验报告中写清楚。
通过所搭建的电路验证其实现的逻辑功能通过所搭建的电路验证其实现的逻辑功能是否正确
数字电路实验三组合逻辑电路
实验目的：一实验目的：通过设计简单组合逻辑电路，了解、熟悉设计过程和实现方法。通过所搭建的电路验证其实现的逻辑功能是否正确。实验器材：二实验器材： 74LS00与非门片与非门2片与非门
电路设计过程描述：三电路设计过程描述： 1. 领会题意，并将其转换成逻辑意念的表达，领会题意，并将其转换成逻辑意念的表达，确定电路的输入变量和输出变量；确定电路的输入变量和输出变量； 2. 列出真值表或卡诺图；列出真值表或卡诺图； 3. 根据真值表或卡诺图写出逻辑表达式；根据真值表或卡诺图写出逻辑表达式； 4. 将表达式化解成与非与非的形式（所用逻将表达式化解成与非-与非的形式与非的形式（辑器件最少）；辑器件最少）； 5. 根据表达式画出相应的电路图；根据表达式画出相应的电路图； 6. 由电路图搭建实际电路，并验证其逻辑功由电路图搭建实际电路，能是否符合设计要求。能是否符合设计要求。

数电实验三组合逻辑电路

实验三组合逻辑电路一、实验目的1．掌握组合逻辑电路的设计方法2．熟悉常用组合逻辑器件的使用方法3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方法二、试验设备和器件设备：数字电子技术试验箱器件：74LS00，74LS20，74LS86，74LS138，74LS151三、实验内容1.实现一位全加器(1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00，74LS20，74LS86）实现一位全加器；(2) 用1片74LS138和1片74LS20实现一位全加器。

2. 设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。

故障状态时要发出报警信号。

要求用74LS151实现。

(1) 逻辑抽象。

红黄绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1；(2) 列真值表于表3-1；(3) 根据真值表写出用最小项表示的Z的逻辑表达式；(4) 按照逻辑表达式进行电路连接，画出电路连接图，并对电路进行测试。

四、实验报告1.实验预习(1) 熟练掌握组合逻辑电路的一般设计步骤；(2) 了解74LS00，74LS20，74LS86，74LS138，74LS151的功能表，引脚图和使用注意事项，熟练掌握使用它们实现逻辑函数的方法；(3) 完成实验的预习报告，包括：实验目的、试验设备、布置的实验内容及步骤、原始数据记录表格及设计电路。

2. 实验及数据处理(1) 根据布置的实验内容认真完成实验中的各项任务，仔细观察实验中的各种现象并加以分析；(2) 完成真值表，记录实验数据并进行分析。

3. 思考题(1) 3-8线译码器74LS138在正常工作状态下，输入011ABC 时，哪一个译码输出端为有效电平？由此说明A、B、C中哪一个为高位输入端？(2) 若用74LS138译码器实现数据分配器，应选择74LS138的哪个引脚作为数据分配器的数据输入端？4.实验的注意事项及主要经验教训。

实验5组合逻辑电路的设计

实验5 组合逻辑电路的设计学生使用指导书实验项目名称：组合逻辑电路的设计实验学时：2实验要求：必做实验类型：设计型大纲要求：通过实验，掌握使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的一般方法；通过实验，验证设计正确性。

一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、组合逻辑电路设计流程使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图5.1所示。

根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

2、组合逻辑电路设计举例要求：使用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：根据题意列出真值表，如表5.1所示，再填入表决器卡诺图中，如表5.2所示。

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1DA00 01 11 10BC0001 111 1 1 110 1由卡诺图化简，得出逻辑表达式，并演化成“与非”的形式如下：Z＝ABC＋BCD＋ACD＋ABD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5.2所示。

图5.2 表决电路逻辑图线路连接如下：实验线路选择2片74ls10（U1使用了全部的三个门，也可以每片使用2个门，避免连线拥塞）；一片74LS20A、B、C、D四个输入引脚连接4个开关量输出开关（K3~K0）；输出接LED指示。

实验验证逻辑功能：按上图接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5.2进行比较，验证所设计的逻辑电路是否符合要求。

数电组合逻辑电路设计

数电——组合逻辑电路设计实现四位二进制无符号数乘法计算学号姓名专业通讯工程日期一、设计目的设计一个乘法器，实现两个四位二进制数的乘法。

两个二进制数分别是被乘数A3 A2A1A0 和乘数B3B2B1B0。

被乘数和乘数这两个二进制数分别由高低电平给出。

乘法运算的结果即乘积由两个数码管显示。

此中显示低位的数码管是十进制的；显示高位的数码管是二进制的，每位高位片的示数都要乘以16 再与低位片相加。

所得的和即是被乘数和乘数的乘积。

做到保持乘积、输出乘积，即以为实验成功，结束运算。

二、思路将乘法运算分解为加法运算。

被乘数循环相加，循环的次数是乘数。

加法运算利用双四位二进制加法器74LS283实现，循环次数的控制利用计数器74LS161、数码 74LS85 比较器实现。

运算结果的显示有数码管达成，显示数字的高位（进位信号）由计数器 74LS161控制。

以 5 4 例。

被乘数A3A2A1A0 是5，入0101；乘数B3B 2B1B0 是4，入0100.将A3A2A1A入到加法器的 A 端，与 B 端的二制数相加，出的和被送入74LS161 的置数端（把个数器成“置数器”）。

当来，另一个74LS161（被称之“ 数器”）1，“置数器”置数，返回到加法器的 B 端，再与被乘数A3A2A1A0相加⋯⋯当循相加到第四个的候，“ 数器” 4，个 4 在数比器74LS85 上与乘数B3B2B1B0比，果是相等，A=B 端出 1，反相器后0 返回到被乘数入路，截断与。

至此，被乘数0000，即使是再循相加，和也不。

个和，是多次循相加的和，就是乘。

高位示路独立，当加法器生了位信号，CA 端出了一个高平脉冲，非降落脉冲74LS161一次数，个数能够通数管示出来。

可是因为二制数是足8421摆列的，位的数是10000，即是 10 制数的 16。

三、器名称、型号74LS85（一个）74LS161（三个）74LS283（一个）74LS08（两个）非门（两个）数码显示管（两个）四、路说明：左下角的 D1C1B1A1为被乘数的输入端，单刀双掷开关向上是“ 1”，向下时“ 0”。

实验一组合逻辑电路设计

实验一组合逻辑电路设计一、简介组合逻辑电路是数字电路的一种重要类型，由逻辑门组成，并且没有存储功能。

它的输出只取决于当前的输入状态，与过去的输入状态无关。

本实验旨在设计一组使用逻辑门构成的组合逻辑电路。

二、设计目标本实验的设计目标是实现一个4位2进制加法器电路。

输入为两个4位的二进制数，输出为其和。

为了方便起见，我们假设输入的二进制数已经在输入端以2进制的形式输入。

三、设计思路1.首先，需要设计一个4位的全加器电路，用于对两个位的进位进行处理。

全加器电路由三个输入和两个输出组成。

2.其次，将4个全加器电路组成4位的加法器电路，将各个位的进位进行连接。

3.最后，将输入的两个4位二进制数，以及4个进位信号，分别连接到4个全加器电路的输入端，将各个位的和输出连接到最终的输出端。

四、详细设计1.全加器电路的设计全加器电路有三个输入和两个输出。

其中，三个输入分别为A、B和Cin，分别表示两个相加的输入和进位输入。

两个输出分别为Sum和Cout，分别表示两个输入的和和进位输出。

我们可以使用两个半加器和一个或门来实现全加器电路。

半加器的真值表如下：A B Sum Cout0000011010101101其中，Sum表示两个输入的和，Cout表示两个输入的进位。

将两个半加器按照如下方式连接起来即可构成全加器电路：A --->+------> SumB --->+----------，----> CoutCin --->，--+2.四位加法器电路的设计四位加法器电路由4个全加器电路连接组成。

其中，第一个全加器的输入分别为A0、B0和Cin，输出为S0和C0；第二个全加器的输入分别为A1、B1和C0，输出为S1和C1；依次类推，第三个全加器的输入为A2、B2和C1，输出为S2和C2；第四个全加器的输入为A3、B3和C2，输出为S3和C3将四个全加器按照如下方式连接起来即可构成四位加法器电路：A0--->+---------------->S0B0--->+-------Cin ----，-+-------------------，-------> C0A1---+---->，---------------->S1B1---+---->，-------C0----，--------------，-+---------------，------->C1A2---+------>，---------------->S2B2---+------>，-------C1----，-+---------------->C2A3---+-------+---->，---------------->S3B3---+-----，--------3.输入输出连接将输入的两个4位二进制数依次连接到四位加法器电路的输入端，将四位加法器电路的输出端连接到最终的输出端。

数电课程设计组合逻辑设计

数字逻辑设计及应用课程设计一、组合逻辑设计1、题目使用74LS83构成4位二进制全加\全减器。

具体要求：1）列出真值表；2）画出逻辑图；3）用Verilog HDL进行仿真；2、设计原理a、芯片简介74LS83本身为一个4位全加器，具有A1、A2、A3、A4、B1、B2、B3、B4、C0九个输入端，其中A1、A2、A3、A4、B1、B2、B3、B4是加数和被加数的数据输入端，C0为初始进位。

S1、S2、S3、S4、C4五个输出端口，S1、S2、S3、S4为本位和，C4为进位输出。

FULL ADDERB4C0A1A2B1B2A3B3A4S3S4S2C4S17483inst74LS83逻辑图b 、设计思路由于芯片本身为4位全加器所以加法方面就只要用它自身，只要加入一个控制端来控制它进行加法还是减法和减法的实现原理即可。

在二进制中减法的运算使用其补码（two ’s complement ）来进行，把原来的正数转换为负数的补码变成加法运算。

我们知道，从一个数的原码到它的相反数的补码是进行逐位取反再在末位加1，为了实现这一加1运算可以在让电路做减法时把初始进位设为1。

加入一个控制端Adder_Subtraction 来控制电路做加法还是减法，令：Adder_Subtraction=1时电路做加法，Adder_Subtraction=0时电路做减法。

则有如下关系：初始进位端C0=~Adder_Subtraction + Adder_Subtraction & C0（初始进位输入）A1~A4不作变化B1=~B1 & ~Adder_Subtraction | B1 & Adder_SubtractionB2=~B2 & ~Adder_Subtraction | B2 & Adder_SubtractionB3=~B3 & ~Adder_Subtraction | B3 & Adder_SubtractionB4=~B4 & ~Adder_Subtraction | B4 & Adder_Subtraction3、设计结果a、Verilog 程序moduleadder(A1,A2,A3,A4,B1,B2,B3,B4,C0,Adder_Subtraction,S1,S2, S3,S4,C4);input A1,A2,A3,A4,B1,B2,B3,B4,C0,Adder_Subtraction; output S1,S2,S3,S4,C4;wire WIRE_0,WIRE_1,WIRE_2,WIRE_3,WIRE_4,WIRE_23, WIRE_6,WIRE_7,WIRE_9,WIRE_11,WIRE_12,WIRE_13,WIRE_14,WIRE_15,WIRE_16,WIRE_17,WIRE_18,WIRE_19,WIRE_21;\7483 b2v_inst(.B4(WIRE_0),.C0(WIRE_1),.A1(A1),.A2(A2),.B1(WIRE_2),.B2(WIRE_3),.A3(A3),.B3(WIRE_4),.A4(A4),.S3(S3),.S4(S4),.S2(S2),.C4(C4),.S1(S1));assign WIRE_21 = ~B3;assign WIRE_15 = WIRE_23 & WIRE_6; assign WIRE_13 = WIRE_7 & WIRE_23; assign WIRE_18 = Adder_Subtraction & B3; assign WIRE_11 = WIRE_9 & WIRE_23; assign WIRE_14 = Adder_Subtraction & B2; assign WIRE_19 = Adder_Subtraction & C0; assign WIRE_12 = B1 & Adder_Subtraction; assign WIRE_2 = WIRE_11 | WIRE_12; assign WIRE_3 = WIRE_13 | WIRE_14; assign WIRE_7 = ~B2;assign WIRE_0 = WIRE_15 | WIRE_16;assign WIRE_4 = WIRE_17 | WIRE_18; assign WIRE_6 = ~B4;assign WIRE_23 = ~Adder_Subtraction; assign WIRE_9 = ~B1;assign WIRE_1 = WIRE_19 | WIRE_23; assign WIRE_17 = WIRE_21 & WIRE_23; assign WIRE_16 = Adder_Subtraction & B4; endmoduleb、逻辑电路图利用74LS83实现加法减法逻辑电路图adderinstAdder_Subtraction C0A1B1A2B2A3B3A4B4S1S2S3S4C4利用74LS83实现加法减法器的逻辑符号Adder_Subtraction 为加法减法控制端，C0为初始进位输入端，A1~A4、B1~B4为数据输入端，S1~S4为本位和输出端，C4为进位输出端。

实验一组合逻辑电路的设计

实验一组合逻辑电路的设计一、实验目的：1、掌握组合逻辑电路的设计方法。

2、掌握组合逻辑电路的静态测试方法。

3、加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。

4、理解“毛刺”产生的原因及如何消除其影响。

5、理解组合逻辑电路的特点。

二、实验的硬件要求：1、 EDA/SOPC 实验箱。

2、计算机。

三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。

组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。

时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。

通常组合逻辑电路可以用图1.1所示结构来描述。

其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。

输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组合电路。

理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。

在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。

设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。

组合电路的基本设计步骤可用图1.2来表示。

3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。

（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。

数字电路实验指导书

实验二组合逻辑电路（一）一、实验目的加深理解用SSI(小规模数字集成电路)构成的组合逻辑电路的分析与设计方法。

二、预习要求1．按设计步骤，根据所给器件设计实验内容1、2的逻辑电路图。

2，弄懂图5.16.3的工作原理与设计思想。

3．在附录C中查出74LS00和74LS10的外引线排列图。

三、实验说明组合逻辑电路是最常见的逻辑电路之一，其特点是在任一时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。

组合逻辑电路的设计步骤如图5.16.1所示，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含意，再按照给定事件因果关系列出逻辑真值表。

然后用卡诺图或代数法化简，求出最简逻辑表达式。

用给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。

值得注意的是，这里所说的“最简”，是指电路所用的器件数最少，器件的种类最少，而且器件之间的连线也最少。

若已知逻辑电路，要分析电路功能，则分析步骤为：由逻辑图写出各输出端的逻辑表达式；列出真值表；根据真值表进行分析；确定电路功能。

四、实验内容1．设计一个能判断一位二进制数A与B大小的比较电路。

画出逻辑图(用L1、L2、L3分别表示三种状态，即L1(A>B)，L2(A<B)，L3(A=B))。

设A、B分别接至数据开关，L1、L2、L3接至逻辑显示器(灯)，将实验结果记入表5.16.1中。

表5.16.12．设A、B为数据选择控制端，Dl、D2、D3为数据输入端，L为输出端，试设计一具有表5.16.2所示功能的数据选择器。

设A、B接至数据开关，D1接至高电平，D2、D3分别接至50Hz方波和正弦波(或其它可区别又便于观测的信号电压)，试用手拨动数据开关，改变A、B状态，用示波器观测并记录输出端L的波形。

3.设有一个监视交通信号灯工作状态的逻辑电路如图5.16.3(a)所示(图5.16.3(b)为四输人与非门74LS20外引线排列图)。

图中用R、Y、G分别表示红、黄、绿三个灯(即一组灯)的状态，并规定灯亮时为1，不亮时为0。

数字电子技术基础(数字电路)第四章组合逻辑电路

（7-14/29）
【例2】用与非门设计一个码制变换电路。要求将8421码转换为余3码。 ① 逻辑抽象 B8 B4 B2 B1
8421码输入
8421码转换为余3码
E3 E2 E1
E0 余3码输出
（7-15/29）
② 真值表 B8B4B2B1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 E3E2E1E0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0
信号经不同路径传输后到达电路中某一会合点的时间有差异的现象，称为竞争。
由于竞争原因而使电
路输出发生瞬时错误的现象，称为冒险。
A
A
L
A L
（7-23/29）
2. 如何判别电路中有无冒险？
代数法判别与电路对应的表达式
判竞争：同一变量以原变量、反变量的形式同时出现在表达式中，则变量具有竞争能力。
电路设计
波形图文字描述逻辑图
【例1】用与非门设计一个监视交通信号灯状态的逻辑电路。每一组信号灯均由红、黄、绿灯组成。正常工作时有且仅有一盏灯亮；出现其他状态时，发出故障信号。
① 逻辑抽象
R A G
正常工作状态 R A G
R A G
R A 红(R)、黄(A)、绿 G (G)为信号灯的状态输入。灯亮为1。
L2 = BC + AB × C

数电实验一组合逻辑电路分析与设计

实验一组合逻辑电路分析与设计2016.10.5目录目录一、实验内容 (3)1.实验目的 (3)2.实验仪器及器件 (3)二、分析设计及实验步骤 (4)1.组合逻辑电路的分析 (4)2.组合逻辑电路的设计 (6)3.实验步骤 (6)三、实验结果及讨论总结 (7)1.实验结果 (7)2.讨论及思考题 (8)3.总结与心得 (9)实验内容一、实验内容1.实验目的（1）掌握组合逻辑电路的分析方法，并验证其逻辑功能。

（2）掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。

（3）熟悉示波器与逻辑分析仪的使用。

2.实验仪器及器件（1）数字电路实验箱、数字万用表、示波器（2）虚拟器件：74LS00,74LS86,74LS19774LS0074LS8674LS197二、分析设计及实验步骤1.组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能（1）由给定的组合逻辑电路写函数式（2）对函数式进行化简或变换由以上卡诺图进行化简可得G3=Q3G2=Q2⊕Q3G1=Q1⊕Q2G0=Q0⊕Q1（3）根据最简式列真值表G0=Q0⊕Q1Q0 Q1 G20 0 00 1 11 0 11 1 0（4）确认逻辑功能根据已得逻辑表达式及真值表易知：G3与Q3相同，G2、G1、G0的逻辑功能相当于异或门（即当两输入相同时输出0，两输入不同时输出1）2.组合逻辑电路的设计（1）真值表及函数式可见以上1.组合逻辑电路的分析（2）画出电路图四个输出D1、D2、D3、D4分别相当于G3、G2、G1、G03.实验步骤（1）用逻辑开关模拟二进制代码输入，并把输出接“0-1”显示器（即是实验箱右上角的LED 灯）检查电路，看电路是否正常工作。

（2）用集成异步下降沿触发的异步计数器74LS197构成十六进制计数器作为代码转换电路的输入信号源。

74LS197的CP0接连续脉冲作为时钟输入，Q0与CP1连接，将MR、PL接HIGH，则Q3、Q2、Q1和Q0就是十六进制计数器的输出。

数电组合逻辑电路门电路设计

数电组合逻辑电路门电路设计
数电组合逻辑电路的设计包括确定逻辑功能和选择适当的门电路进行实现。

首先，确定所需的逻辑功能。

这可能是一个布尔代数的表达式，如与、或、非等。

例如，如果需要实现一个逻辑与门，可以使用以下布尔代数表达式：Y = A * B。

然后，选择适当的门电路进行实现。

常见的门电路有与门、或门、非门等。

与门用于实现逻辑与功能，或门用于实现逻辑或功能，非门用于实现逻辑非功能。

对于上面的例子，可以选择一个与门电路进行实现。

与门电路有两个输入端和一个输出端。

根据布尔表达式，将输入A和
B连接到与门的两个输入端，将输出Y连接到与门的输出端。

最后，根据具体的设计需求，选择合适的门电路芯片进行设计。

常见的门电路芯片有与门芯片、或门芯片、非门芯片等。

可以根据需要的输入输出端口数目和电压要求选择合适的芯片。

综上所述，数电组合逻辑电路门电路设计包括确定逻辑功能、选择适当的门电路和门电路芯片进行实现。

《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)

《数字电子技术》组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。

任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。

两个一位二进制数相加的真值表见表5-1，表中Si 表示半加和，Ci 表示向高位的进位，Ai 、Bi 表示两个加数。

表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。

由表5-1可直接写出半加器的逻辑表达式：Si=AiBi AiBi +、Ci=AiBi 由逻辑表达式可知，半加器的半加和Si 是Ai 、Bi 的异或，而进位Ci 是Ai 、Bi 相与，故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。

如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位，1i C -表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。

表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。

三、实验仪器及材料器件：74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。

数电课件 ch04-2组合逻辑电路的设计

0 1 0 0
0 1 1 1
1 0 0 0
1 1 1 1
(2) 画出各输出函数的卡诺图，并化简和变换。
B3 0 0 1 G3 1 0 0 1 1 G0 0 0 1 1 G1 0 0 1 1 G2 G3 B2 0 1 0 1 0 1 0 1 G0 0 1 0 1 G1 0 1 0 1 G2
B3 G3
L2 I 0 I1 I 2
L
0
I0
1
L1
1 I2
1 & 1 L
2
用一片4 2 输入与非门 74HC00和一片6反相器 74HC04；或两片74HC00 可实现。
例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1) 明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，输出变量B3、B2、B1和B0为自然二进制码。当输入格雷码按照从0到15递增排序时，
号灯亮。当特快和直快均没有请求，
而慢车有请求时，三号灯亮。
解：1、逻辑抽象。输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号: L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。 (2) 写出各输出逻辑表达式。根据题意列出真值表
B1 G3 G2 G1 G3 G2 G1 G3 G2 G1 G G G 3 2 1 ( G3 G2 G G ) G G G G G ) G 3 2 1 3 2 3 2 1 G3 G2 G1 B0 G3 G2 G1 G0
(3) 根据逻辑表达式，画出逻辑图
可列出逻辑电G3 G2 G 1 G0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 输出 B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 输入 G3 G2 G1 G0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 输出 B3 B2 B1 B0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0

数字电子技术组合逻辑电路

为接地端。
Y2 Y0
GS
EO
第29页/共94页
3.2.2 二进制编码器
74LS148的逻辑符号如图3.12（b）所示。
图3.12（b） 74LS148的逻辑符号
第30页/共94页
3.2.2 二进制编码器
74LS148的功能表如表3.8所示。
第31页/共94页
3.2.3 二-十进制编码器
二-十进制编码器的基本功能是将10个十进制数码转换为8421BCD码。因有10个输入、4位输出，通常称为10线-4线8421BCD编码器，其示意图如图3.14所示。
第37页/共94页
3.3.1 任务描述 2. 闭合开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。 3. 闭合开关S1、断开开关S2，观察发光二极管的发光情况，记录观察到的结果。 4. 断开开关S1、闭合开关S2，观察发光二极管的发光情况，记录观察到的结果。 5. 断开开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。
第38页/共94页
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
图3.18 闭合S1、断开S2时观察到的现象
第39页/共94页
3.3.2 二进制译码器
1. 译码器的基本功能二进制译码真值表如表3.11所示。
第40页/共94页
3.3.2 二进制译码器
根据表3.11，可得
由于每次操作只有一个输入信号，即输入IR、IY、 IG具有互斥性，根据表3.5，将输出变量取值为1对应的输入变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑关系表达式如下。
Y0 = IR + IG Y1 = IY + IG 对Y1、Y0两次取非，得

组合逻辑电路的设计说明

组合逻辑电路的设计一．实验目的1、加深理解组合逻辑电路的工作原理。

2、掌握组合逻辑电路的设计方法。

3、掌握组合逻辑电路的功能测试方法。

二．实验器材实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。

三．实验任务及要求1、设计要求（1）用与非门和与或非门或者异或门设计一个半加器。

（2）用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。

2、实验内容（1）测试所用芯片的逻辑功能。

（2）组装所设计的组合逻辑电路，并验证其功能是否正确。

三．实验原理及说明1、简述组合逻辑电路的设计方法。

(1)分析实际情况是否能用逻辑变量来表示。

(2) 确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。

(3) 根据实际情况列出逻辑真值表。

(4) 根据逻辑真值表写出逻辑表达式并化简。

(5) 画出逻辑电路图，并标明使用的集成电路和相应的引脚。

(6) 根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。

2、写出实验电路的设计过程，并画出设计电路图。

(1)半加器的设计如果不考虑有来自低位的进位将两个1位二进制数相加。

A、B是两个加数，S是相加的和，CO是向高位的进位。

逻辑表达式S=A’B+A’B=A⊕BCO=AB(2) 设计一个四位奇偶位判断电路。

当四位数中有奇数个1时输出结果为1;否则为0。

A, B, C, D 分别为校验器的四个输入端,Y时校验器的输出端逻辑表达式Y=AB’C’D’+A’BC’D’+A’B’C D’+A’B’C’D+A’BCD+ AB’CD+ABC’D+ABCD’=(A⊕B)⊕(C⊕D)四．实验结果1、列出所设计电路的MULTISM仿真分析结果。

（1）半加器的设计，1-A被加数,2-B加数,XMMI（和数S）XMM2（进位数CO）A B S CO0 0 0 00 1 1 01 0 1 01 1 0 1(2) 设计一个四位奇偶位判断电路。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数电——组合逻辑电路设计
实现四位二进制无符号数乘法计算学号
姓名
专业通信工程
日期2017.4.29
一、设计目的
设计一个乘法器，实现两个四位二进制数的乘法。

两个二进制数分别是被乘数3210A A A A 和乘数3210B B B B 。

被乘数和乘数这两个二进制数分别由高低电平给出。

乘法运算的结果即乘积由两个数码管显示。

其中显示低位的数码管是十进制的；显示高位的数码管是二进制的，每位高位片的示数都要乘以16再与低位片相加。

所得的和即是被乘数和乘数的乘积。

做到保持乘积、输出乘积，即认为实验成功，结束运算。

二、设计思路
将乘法运算分解为加法运算。

被乘数循环相加，循环的次数是乘数。

加法运算利用双四位二进制加法器74LS283实现，循环次数的控制利用计数器74LS161、数码74LS85比较器实现。

运算结果的显示有数码管完成，显示数字的高位（进位信号）由计数器74LS161控制。

以54 为例。

被乘数3210A A A A 是5，输入0101；乘数3210B B B B 是4，输入0100.将3210A A A A 输入到加法器的A 端，与B 端的二进制数相加，输出的和被送入74LS161的置数端（把这个计数器成为“置数器”）。

当时钟来临，另一个74LS161（被称之为“计数器”）计1，“置数器”置数，返回到加法器的B 端，再与被乘数3210A A A A 相加……当循环相加到第四个时钟的时候，“计数器”计4，这个4在数码比较器74LS85上与乘数3210B B B B 比较，结果是相等，
A=B端输出1，经过反相器后变为0返回到被乘数输入电路，截断与门。

至此，被乘数变为0000，即便是再循环相加，和也不变。

这个和，是多次循环相加的和，就是乘积。

高位显示电路较为独立，当加法器产生了进位信号，CA端输出了一个高电平脉冲，经过非门变为下降脉冲驱动74LS161计一次数，这个数可以通过数码管显示出来。

但是由于二进制数是满足8421排列的，进位的数是10000，即是10进制数的16。

三、仪器设备名称、型号
74LS85 （一个）74LS161 （三个）
74LS283 （一个）74LS08 （两个）
非门（两个）数码显示管（两个）
四、实验电路图
说明：左下角的D1C1B1A1为被乘数的输入端，单刀双掷开关向上是“1”，向下时“0”。

左侧的D2C2B2A2是乘数的输入端。

被乘数经过中间靠右的“加法器低位片”循环相加，相加的结果经过右上方的“置数器”返回到加法器。

“置数器”和“计数器”共用一个时钟信号，当“计数器”所计的数与乘数相等的时候，最上方的数码比较器输出“1”，经过非门变为“0”，“0”返回到4双输入与门中将与门封死，输出0000.同样是这个“0”信号，将“计数器”的使能端
EP置为“0”，使计数器保持输出，达到稳定输出的目的。

当“加法器低位片”有进位时，输出一个上升沿，经过非门后变为下降沿，驱动“进位信号计数器”计数，其结果被“高位显示”显示出来。

“高位显示”的示数都要乘以16才可以变为10进制的数。

最后的乘积可由两个数码管显示出来。

读数方法：“高位显示”字形所对应的十进制数*16+“低位显示”字形所对应的十进制数。

计算结束，目的达成。

五、仿真分析结果
仿真结果1
被乘数1000，乘数1000，结果：4*16=64。

具体情况请看图中的方框。

仿真结果2
被乘数0011，乘数1100，结果：2*16+4=36。