数字电路与逻辑设计半期考试卷-模拟卷
数字电路与逻辑设计半期考试卷-模拟卷
《数字电路与逻辑设计》半期考试卷（考试时间 120分钟）班级 学号 姓名 成绩一、（30分）填空1．(3E)16=( )102．已知[X ]补码=1.1010，那么[X ]真值=（ ）。
3．(00101100)2421码=( )24．(01001000)8421码=（ ）GRAY 码5． 2007个1连续异或的结果是（ ），2007个连续同或的结果是（ ）。
6．与项ABCD 的逻辑相邻项有（ ）个。
7．已知∑=)3,2,0(1m F ，∏=)7,6,5,4,1(2M F ，则F1和F2相或的结果为（ ）。
8． 两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（ ）。
9．)(EF D BC A F ++=的反演式是( )。
（无需化简）10．在函数F=AB+CD 的真值表中,F=1的状态共有（ ）。
11．四位比较器(7485)的三个输出信号A>B 、A=B 、A<B 中，只有一个是有效信号，它呈现（ ）电平。
12．一位全加器(FA)的输入信号是（ ），输出信号是（ ）。
13．一组合电路，A ，B 是输入端，C 是输出端，波形如下图所示，C 的逻辑表达式是（ ）。
ABC二、（15分）化简逻辑函数1．用公式化简法把函数CF++A+=化简成最简与+D+CABCBBCBCA或式。
2．用卡诺图把F(A,B,C,D)= ∑m (0，2，5，7，8，10，13，15)化简成最简与或式和最简或与式。
3．用卡诺图把函数F(A,B,C,D)=∑m (2，3，4，5，9)+ ∑d(10，11，12，13)化简成最简与或式。
三、（8分）下图所示电路，当M=0时实现何种功能？当M=1时又实现何种功能？请说明其工作原理？四、（10分）设A ，B ，C 为某保密锁的3个按键，当A 键单独按下时，锁既不打开也不报警；只有当A ，B ，C 或者A ，B 或者A ，C 分别同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试用与非门设计此保密锁的逻辑电路。
电子科大数字电路期末试题半期测验
电子科大数字电路期末试题半期测验————————————————————————————————作者：————————————————————————————————日期：电子科技大学二零零七至二零零八学年第二学期期中考试“数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分一 二 三 四 五 六 七 八 九 十 合计一、选择填空题（单选、每空2分，共30分）1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8A. ( 375.5 )8B. ( 375.6 )8C. ( 275.5 )8D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) GrayA. ( 11111010 ) GrayB. (00111010 ) GrayC. ( 10111010 )GrayD. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ）A.（011010.100101）2B.（1C.88）16 C.（27.56）10D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ）A. [–A]反=（01101100）B. [A]反=（10010100）C. [-A]原=（01101101）D. [A]原=（00010011）1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ）A ．4个 B. 6个 C. 8个 D. 3个1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。
数字电路与逻辑设计-模拟题
《数字电路与逻辑设计》模拟题一.单选题1.8421BCD码01010001.0101对应的二进制数为()A.100100.01B.110011.1C.101110.01D.110110.1[答案]:B2.A+BC=()A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C3.JK触发器的J＝K＝1,当触发信号到来时,输出次态Qn+1为:()A.1B.0C.不变D.与现态相反[答案]:D4.T触发器在时钟作用下其次态与现态相反时,则T端为()A.0B.1C.任意D.高阻态[答案]:B5.T型触发器当时钟脉冲输入时,其输出状态()A.保持不变B.在T=1时会发生改变C.等于输入端T的值D.随时间改变[答案]:B6.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9[答案]:B7.补码1.1000的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1[答案]:D8.采用奇偶校验进行检错时()A.只能发现偶数位出错的情况,不能发现奇数位出错的情况B.只能发现奇数位出错的情况,不能发现偶数位出错的情况C.既能发现偶数位出错的情况,又能发现奇数位出错的情况D.有时能发现出错的情况,有时不能[答案]:B9.常用的BCD码有()A.奇偶校验码B.格雷码C.ASCII码D.余三码[答案]:D10.带符号位的二进制数的原码为11101,则对应的十进制为()A.29B.-29C.-13D.13[答案]:C11.当JK触发器的次态Qn+1=,则输入J,K为()A.0,0B..0,1C.1,0D.1,1[答案]:D12.当逻辑函数有n个变量时,共有()个变量取值组合?A.nB.2nC.n2D.n3[答案]:D13.典型的TTL与非门电路使用的电源电压为()A.5VB.3.6VC.0.35VD.3—18V[答案]:A14.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时出现[答案]:C15.多少个二进制数字可以组成一位十六进制数字?()A.2B.3C.4D.5[答案]:C16.二进制的1100.l10相当于十进制的()A.12.75B.16.65C.6.6D.6.3[答案]:A17.二进制数(1111101.0101)2转换为八进制为:()A.37.25B.175.24C.125.3125D.761.2[答案]:B18.二进制数-0.0110的补码是()A.1.101B.1.0101C.1.011D.1.1011[答案]:A19.二进制数-0110的反码是(最高位是符号位)()A.10110C.11010D.110[答案]:B20.构造一个100脉冲序列检测器需要多少个触发器?()A.1个B.2个C.3个D.4个[答案]:B21.函数F=AB+BC,如果要使F=1,则输入ABC的取值应该为()A.ABC=000B.ABC=010C.ABC=101D.ABC=110[答案]:D22.函数描述的电路存在哪些竞争变量?()A.不纯在B.变量AC.变量BD.变量C[答案]:B23.卡诺图上每个小方格代表一个()A.最大项B.最小项C.逻辑函数的取值D.变量的取值[答案]:B24.可编程阵列逻辑简称为什么?()A.GALB.PALC.PLAD.PLD[答案]:B25.逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是().A.与门B.非门C.异或门[答案]:B26.逻辑函数F(A,B,C)=AB＋BC+AC的标准表达式是()A.∑m(3,5,6,7)B.∑m(0,1,2,4)∏m(1,3,5,7)C.∏m(1,3,5,7)D.∑M(0,2,4,6)[答案]:A27.逻辑函数的标准与－或表达式是由()构成的逻辑表达式.A.与项相或B.或项相与C.最小项相与D.最小项相或[答案]:C28.逻辑函数的表示方法中具有唯一性的是:()A.真值表B.表达式C.逻辑图D.状态图[答案]:A29.哪种逻辑门在“当所有输入均为0时,输出才是1”?()A.或门B.与门C.或非门D.与非门[答案]:C30.请问下列哪一项是最适合表示门延迟的时间单位?()A.nsC.msD.s[答案]:A31.如果两输入端与非门的输出z＝0时,则其输入x和y的值一定是()A.至少有一个为1B.同时为1C.同时为0D.至少有一个为0[答案]:B32.如果状态A与B,C与D分别构成等效对,那么能构成状态等效类的是()A.ABB.ABCC.BCDD.ABCD[答案]:A33.若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为()A.0B.1C.不变D.与前一状态Q反相[答案]:C34.设计—个1位十进制计数器至少需要多少个触发器?()A.3个B.4个C.16个D.10个[答案]:B35.十进制19.375转换成二进制时,应为()A.10011.011B.101010.011C.10101.001D.10101.101[答案]:A36.十进制数12.75用二进制表示应为:()A.1010.1B.1100.11C.1010.011D.1100.01[答案]:B37.十进制数15用2421BCD码可以表示为().A.1111B.1001000C.11011D.10101[答案]:C38.十进制数25用8421BCD码表示为().B.100101C.100101D.10101[答案]:B39.十进制数53的余3码为().A.10110011B.1010011C.10000110D.53[答案]:C40.十进制数7的2421码为()A.111B.1010C.1011D.1101[答案]:D41.十进制数9的8421码为()A.1000B.1011C.1001D.1010[答案]:C42.四个变量可以构成多少个最小项?()A.4个B.8个C.15个D.16个[答案]:D43.四路数据选择器的输出端有:()A.1B.2C.3D.4个[答案]:A44.随机存取存储器具有()功能.A.读/写B.无读/写D.只写[答案]:A45.同步时序电路设计中,状态化简的主要目的是()A.减少电路中的触发器B.提高电路速度C.减少电路中的连线D.减少电路中的逻辑门[答案]:A46.无符号位的十六进制数减法(A9)l6-(8A)16=()A.(19)16B.(1F)l6C.(25)16D.(29)16[答案]:B47.下列几种TTL电路中,输出端可实现线与功能的电路是()A.或非门B.与非门C.异或门D.OC门[答案]:D48.下列哪一种逻辑门的输出不能并联使用?().A.TTL集电级开路门(OC门)B.TTL三态输出门C.具有推拉式输出的TTLD.CMOS三态输出门[答案]:C49.下列哪一种相或可以构成标准的与-或逻辑表达式?()A.最大项B.最小项C.或项D.与项[答案]:B50.下列哪种类型的集成电路的集成度更高?()A.CMOSB.TTLC.ECLD.都一样51.下列说法不正确的是()A.集电极开路的门称为OC门B.三态门输出端有可能出现三种状态(高阻态,高电平,低电平)C.OC门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输[答案]:C52.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态.[答案]:A53.下列选项中,叙述不正确的是()A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[答案]:B54.下列中规模通用集成电路中,哪一种适合用来设计一个多数表决器?()A.4位计数器74193B.4位并行加法器74153C.4位寄存器74194D.4路数据选择器74152[答案]:D55.要求RS触发器(R,S均为高电平有效)状态由0→1,其输入信号为().A.RS=01B.RS=d1C.RS=d0D.RS=10[答案]:A56.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D57.一个数据选择器有3个地址输入端,最多可以有几个数据信号输出()A.3B.6C.8D.16[答案]:C58.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.15B.8C.7D.1[答案]:D59.移位寄存器74194工作在左移串行输入方式时,S1S0的取值为()A.0B.1C.10D.11[答案]:C60.以下参数不是矩形脉冲信号的参数?()A.周期B.占空比C.脉宽D.扫描期[答案]:D二.判断题1.输出与输入没有直接的关系,输出方程中不含输入变量的是Mealy型时序电路.() [答案]:F2.“0”的补码只有一种形式.()[答案]:T3.D/A转换器是将模拟量转换成数字量.[答案]:F4.Mealy型时序电路:电路输出是输入变量与触发器状态的函数.()[答案]:T5.Moore型时序电路:电路输出仅仅是触发器状态的函数.()[答案]:T6.八路数据分配器的地址输入(选择控制)端有8个.[答案]:F7.并行加法器采用先行进位(并行进位)的目的是提高运算速度()[答案]:F8.采用奇偶校验电路可以发现代码传送过程中的所有错误.()[答案]:F9.单稳态触发器它有一个稳态和一个暂稳态.[答案]:T10.反码和补码均可实现将减法运算转化为加法运算()[答案]:F11.方波的占空比为0.5.()[答案]:T12.格雷码具有任何相邻码只有一位码元不同的特性.()[答案]:T13.化简完全确定状态表时,最大等效类的数目就是最简状态表中的状态数目[答案]:F14.卡诺图中,两个相邻的最小项至少有一个变量互反.()[答案]:T15.逻辑函数两次求反则还原,逻辑函数的对偶式再作对偶变换也还原为它本身.()[答案]:T16.任意两个不同的最小项之积,值恒为0.()[答案]:T17.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.()[答案]:F18.若两个函数具有相同的真值表,则两个逻辑函数必然相等.().[答案]:T19.时序逻辑电路由组合逻辑电路和存储电路组成.()[答案]:T20.时序图,状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能,它们之间可以相互转换.()[答案]:T21.时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响.()[答案]:T22.输出与输入有直接的关系,输出方程中含输入变量的是Moore型时序电路.()[答案]:F23.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.()[答案]:T24.所有的触发器都存在空翻现象.[答案]:F25.一个存在无效状态的同步时序电路是否具有自启动功能,取决于确定激励函数时对无效状态的处理.()[答案]:T26.异或函数与同或函数在逻辑上互为反函数.().[答案]:T27.因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立.()[答案]:F28.用4位二进制补码计算2+6,不产生溢出()[答案]:F29.用或非门可以实现3种基本的逻辑运算.()[答案]:T30.约束项就是逻辑函数中不允许出现的变量取值组合,用卡诺图化简时,可将约束项当作1,也可当作0.[答案]:T三.简答题1.PAL和GAL有相同的阵列结构,它们是否可以互相代换使用?为什么?[答案]:不可以,工艺不同GAL可多次编程PAL只能一次编程;GAL的输出电路结构不同.2.TTL与非门如有多余的输入端能不能将它接地,为什么?TTL或非门如有多余的输入端能不能将它接Ucc或悬空,为什么?[答案]:TTL与非门如有多余的输入端能不能将它接地,为什么?TTL或非门如有多余的输入端能不能将它接Ucc或悬空,为什么?3.TTL与非门闲置的输入端能否悬空处理?CMOS与非门呢?[答案]:TTL与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理;而CMOS与非门闲置的输入端是不允许悬空处理的.4.对偶规则有什么用处?[答案]:可使公式的推导和记忆减少一半,有时可利于将或与表达式化简.5.格雷码的特点是什么?为什么说它是可靠性代码?[答案]:格雷码的任意两组相邻代码之间只有一位不同,其余各位都相同,它是一种循环码.这个特性使它在形成和传输过程中可能引起的错误较少,因此称之为可靠性代码.6.公式化简逻辑函数:Y(A,B,C)=∑m(0,1,2,3,4,5,6,7)[答案]:Y=17.何谓“空翻”现象?抑制“空翻”可采取什么措施?[答案]:在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.8.化简函数:F(A,B,C,D)=∑m(0,2,3,7,8,9,10,11,13,15)[答案]:F(A,B,C,D)=AD+B'D'+CD9.化简函数:F(A,B,C,D)=∑m(1,6,8,10,12,13)+∑d(0,3,5,14)[答案]:F(A,B,C,D)=AD'+ABC'+A'C'D+BCD'10.将下列的十进制数转换成二进制数:(1),8,(2),27,(3),31,(4),100[答案]:(1)(8)10=(1000)2(2)(27)10=(11011)2(3)(31)10=(11111)2(4)(100)10=(1100100)211.逻辑代数与普通代数有何异同?[答案]:都有输入,输出变量,都有运算符号,且有形式上相似的某些定理,但逻辑代数的取值只能有0和1两种,而普通代数不限,且运算符号所代表的意义不同.12.逻辑函数的三种表示方法如何相互转换?[答案]:通常从真值表容易写出标准最小项表达式,从逻辑图易于逐级推导得逻辑表达式,从与或表达式或最小项表达式易于列出真值表.。
数字逻辑模拟试卷附答案
XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) （10分）A B C Z五、分析题：某同步时序逻辑电路如图所示。
（12分）(1) 写出该电路激励函数和输出函数； (2) 画出输出矩阵和激励矩阵； (3) 画出状态表和状态图；(4）设各触发器的初态均为0，试画出下图中Q1、Q2和Z 的输出波形。
数字逻辑模拟试卷2答案一、填空题（每空1分，计20分） 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512，则[X]反=（0.01000101），[－X]补=（1.10111011）。
3、若[X]补=101100，则X=（-100100），[X/2]补=（110110）。
4、若X=10100110，[X]Gray 码=(11110101)。
5、用n 位补码（含一位符号位）表示定点整数，其表示的数值范围是(-2n-1～2n-1-1)6、VHDL 程序一般由（实体）和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。
7、信息码1010对应的奇校验汉明码的长度是（7位）。
8、函数F= A+BC 的反函数是（)(C B A ）。
9、集成芯片的集成度是以（等效门电路的数量）来衡量的。
10、三态门的三种输出状态是高电平、低电平和（高阻状态）。
11、正负逻辑的约定中，正逻辑是指（高电平表示1；低电平表示0）。
12、触发器的触发方式有直接电平触发、电平触发和（脉冲触发）、（边沿触发）几种。
13、对组合逻辑电路而言，PLD 的理论依据是（任何组合逻辑函数都可以用与-或式表示）。
14、ISP 指的是（在系统可编程技术）二、选择题（每题有一个或多个正确答案，每题1分计10分）1、A2、D3、B ，C4、A ，D5、A ，B ，D6、A ，B ，C7、A ，B ，C8、B9、B ，D 10、C 三、按要求化简下列函数（14分）1．用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。
数字逻辑试卷及答案
数字逻辑试卷及答案0(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3.本试卷满分100分，答题时间为90分钟。
4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1. 下列四个数中，最大的数是 。
[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为 。
[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中，可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
数字电路与逻辑设计考试试卷
《数字电路与逻辑设计》考试试卷（闭卷 时间120分钟）考场登记表序号一、填空题（每空2分，共18分）1. 十进制数24.36对应的8421BCD 码为。
2. 设计移存型序列信号发生器，产生序列00010111，至少需要 个D 触发器。
3. 要构成32K ×16位的RAM ，需要片8K ×8 位的RAM 芯片，需要_ __根地址线。
4. 避免竞争冒险的常用方法为引入选通脉冲、 以及 。
5. C MO S 多余输入端不能 处理。
6. 在施密特触发器、单稳态触发器和 多谐振荡器中，有两个稳定状态的是 ，没有稳定状态的是 。
二、计算画图题（每题6分，共18分）1． 用公式法化简函数()()()F A A B BC A B B A C =++++⊕。
2. 写出逻辑函数F ABCD ACD BD =++以及反函数、 对偶函数的最小项表达式。
3. 已知主从JK 触发器输入端J 、K 和CP 的电压波形如图1所示，试画出Q 端对应的电压波形。
设触发器的初始状态为0。
图1三、分析题（每题12分，共24分）院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1.分析图2中所示时序电路的逻辑功能。
要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。
图22. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。
设时钟频率f cp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。
《数字电路与逻辑设计》-模拟题
《数字电路与逻辑设计》-模拟题数字电路与逻辑设计模拟题一、单选题1.由n 个变量构成的最大项,有()种取值组合使其值为1.A.nB.2nC.n 2D.12 n[答案]:D2.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为1C.令函数值为0D.根据化简的需要令函数值为0或者1[答案]:D3.组合电路中的冒险现象是由于()所引起的.A.电路未达到最简B.电路有多个输出C.电路中存在时间延迟D.电路中逻辑门的类型不同[答案]:C4.设计一个模10计数器需要()个触发器.A.3B.4C.6D.10[答案]:B5.4线-16线译码器有()输出信号.A.1C.8D.16[答案]:D6.EEPROM 是指()A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[答案]:D7.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时作用[答案]:C8.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与非门[答案]:D9.标准与-或表达式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[答案]:B10.表示任意两位无符号十进制数至少需要()二进制数.A.6C.8D.9[答案]:B11.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态B.暂稳状态维持一段时间后,将自动返回稳定状态C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数[答案]:A12.十进制数25用8421BCD码表示为().A.10101B.00100101C.100101D.10101[答案]:B13.在下列逻辑电路中,不是组合逻辑电路的有().A.锁存器B.编码器C.全加器D.选择器[答案]:A14.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[答案]:A15.逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是().A.与门B.非门C.异或门D.同或门[答案]:B16.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为().A.8.125VB.4VC.6.25VD.9.375V[答案]:A17.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.15B.8C.7D.1[答案]:D18.有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是().A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111[答案]:A19.在下列逻辑电路中,是时序逻辑电路的有()A.加法器B.读/写存储器C..编码器D.数值比较器[答案]:B20.函数F=AB+BC,使F=1的输入ABC组合为()A.ABC=000B.ABC=010C.ABC=101D.ABC=110[答案]:D21.下列选项中,叙述不正确的是()A.任意两个不同的最小项之积,值恒为0.B.RAM的特点是一旦停电,所存储的内容不会丢失C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等D.单向导电特性是半导体二极管最显著的特点[答案]:B22.下列选项中,叙述不正确的是()A.接入滤波电容引入是消除竞争冒险的方法之一B.引入选通脉冲不能消除竞争冒险C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法D.化简电路,减少逻辑器件数目,不能消除竞争冒险[答案]:B23.常用的BCD码有()A.奇偶校验码B.格雷码C.ASCII码D.余三码[答案]:D24.以下参数不是矩形脉冲信号的参数?()A.周期B.占空比C.脉宽D.扫描期[答案]:D25.在何种输入情况下,“与非”运算的结果是逻辑0.()A.全部输入是0B.任一输入是0C.仅一输入时0D.全部输入是1[答案]:D二、多选题1.下列信号中,()是数字信号.A.交流电压B.开关状态C.交通灯状态D.无线电载波[答案]:B,C2.小数"0"的反码形式有().A.0.0 0B.1.0 0C.0.1 (1)D.1.1 (1)[答案]:A,D3.设两输入或非门的输入为x 和y,输出为z,当z 为低电平时,有().A.x 和y 同为高电平B.x 为高电平,y 为低电平C.x 为低电平,y 为高电平D.x 和y 同为低电平[答案]:A,B,C4.在下列触发器中,输入没有约束条件的是().A.时钟R-S 触发器B.基本R-S 触发器C.主从J-K 触发器D.维持阻塞D 触发器[答案]:C,D5.四位双向移位寄存器74194控制输入端S 1S 0的取值可以是().A.00B.01C.10D.11[答案]:A,B,C,D三、判断题1.原码和补码均可实现将减法运算转化为加法运算.()[答案]:错误2.逻辑函数(0,2,5) m C)B,F(A,∑=,则7)m(1,3,4,6,C)B,(A,F ∑=.()[答案]:正确3.由与非门构成的基本RS触发器不允许两个输入端同时为0.()[答案]:正确4.由逻辑门构成的电路一定是组合逻辑电路.()[答案]:错误5.同步时序电路中作为存储元件的触发器必须是带时钟控制端的触发器.() [答案]:正确6.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.() [答案]:正确7.最大等效类是指包含状态数目最多的等效类.()[答案]:错误8.Mealy型电路的输出是输入和状态的函数.()[答案]:正确9.用三个触发器作为存储元件可构建一个同步模10计数器.()[答案]:错误10.并行加法器采用先行进位(并行进位)的目的是简化电路结构.()[答案]:错误。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
(完整版)数字电路与逻辑设计试卷
一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。
A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。
A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。
A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。
2．在数字电路中，能够起信号传输开关作用的电路是。
3．三态门有三种输出状态，分别是：0、 1 和。
4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。
数字电路模拟试题
《数字逻辑分析与设计》模拟试题一、 单项选择题1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。
A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器B. 译码器C. 数值比较器D. 计数器3. 若将一个TTL 与非门（设输入端为A 、B ）当作反相器使用，则A 、B 端应如何连接（ ） A. A 、B 两端并联使用 B. A 或B 中有一个接低电平0 C. 不能实现4. 在二进制译码器中，若输入有5位二进制代码，则输出有（ ）个信号。
A. 32B. 16C. 8D. 45. 同步RS 触发器的“同步”时指( ) A. RS 两个信号同步B. Qn+1与S 同步C. Qn+1与R 同步D. Qn+1与CP 同步 6. 不是最小项ABCD 逻辑相邻的最小项是( ) A. A BCDB. A B CDC. A B C DD. AB C D7. 与A B C ++相等的为（ ）A. A B C ∙∙B. A B C ∙∙C. A B C ++8. 测得某逻辑门输入A 、B 和输出F 的波形如图1所示，则F(A ，B)的表达式是（ ） A. F=AB B. F=A+B C.B A F ⊕= D.B A F =图19. 某逻辑函数的真值表见表1，则F 的逻辑表达式是（ ）。
A. AC AB F +=B. C B AB F +=C. AC B A F +=D. AC B A F +=10. 要实现n n Q Q =+1，JK 触发器的J 、K 取值应为（ ）。
A J=K=0B J=K=1C J=0 K=111. 可以用来实现并/串转换和串/并转换的器件是( ) A. 计数器B. 全加器C. 移位寄存器D. 存储器12. 下列触发器中没有计数功能的是（ ）A. RS 触发器B. T 触发器C. JK 触发器D. T ˊ触发器13. 某逻辑电路输入A 、B 和输出Y 的波形如图2所示，则此电路实现的逻辑功能是（ ）A. 与非B. 或非C. 异或D.异或非图214. 若两个逻辑函数相等，则它们必然相同的是（ ） A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图 15. 能将输入信号转变成二进制代码的电路称为（ ）A. 译码器B. 编码器C. 数据选择器D. 数据分配器二、 填空题1. 完成下列数制之间的转换（25.25）10＝（ ）2＝（ ）82. 十进制数7对应的8421码为 ，对应的余3码为 。
专科《数字电路与逻辑设计》模拟题试卷
专科《数字电路与逻辑设计》模拟题试卷一. （共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5★检查答案标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2★检查答案标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010★检查答案标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101★检查答案标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0★检查答案标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D.★检查答案标准答案：D7. 与逻辑函数F＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C★检查答案标准答案：D8. 逻辑函数的反函数为（）（2分）A.B.C.D.★检查答案标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D.★检查答案标准答案：A10. 逻辑函数式F＝等于（）。
（2分）A.0B.1C.AD.★检查答案标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门★检查答案标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V★检查答案标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1★检查答案标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
数字电路与逻辑设计试卷（有答案）
数字电路与逻辑设计（A 卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
）二进制数。
）二进制数。
A ．6B 6 B．．7C 7 C．．8D 8 D．．92．余3码10001000对应的2421码为（码为（ ））。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（的真值是（ ））。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或．标准或--与式是由（与式是由（ ）构成的逻辑表达式。
）构成的逻辑表达式。
）构成的逻辑表达式。
A ．与项相或．与项相或 B. B. B. 最小项相或最小项相或最小项相或 C. C. C. 最大项相与最大项相与最大项相与 D. D. D.或项相与或项相与或项相与 5.5.根据反演规则，根据反演规则，()()E DE C C A F ++×+=的反函数为（的反函数为（ ））。
A. E )]E D (C C [A F ×++= B. E )E D (C C A F ×++= C. E )E D C C A (F ×++= D. E )(D A F ×++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
）实现三种基本运算。
）实现三种基本运算。
A. A. 与门与门与门B. B. B. 或门或门或门C. C. 非门非门非门D. D. D. 与非门与非门与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（所示电路中的虚线框内应是（ ））。
图1A. A. 或非门或非门或非门B. B. B. 与非门与非门与非门C. C. C. 异或门异或门异或门D. D. D. 同或门同或门同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
10电本数字电路半期考卷
专业课原理概述部分一、选择题（每题1分，共5分）1. 数字电路中，下列哪种逻辑门可以实现逻辑“非”功能？A. 与门B. 或门C. 非门D. 异或门A. A + A = AB. A • A = AC. A + 0 = 0D. A • 1 = 04. 在二进制数系统中，下列哪个数是有效的？A. 102B. 1102C. 1112D. 102115.下列哪种触发器具有置位和复位功能？A. RS触发器B. D触发器C. JK触发器D. T触发器二、判断题（每题1分，共5分）1. 数字电路中的逻辑门是电子电路的基本单元。
（）2. 在数字电路中，高电平总是代表逻辑“0”。
（）3. 触发器是时序逻辑电路的基本单元。
（）4. 二进制数系统中，每个位的权重是2的幂次方。
（）5. 数字电路的信号只有两种状态，即高电平和低电平。
（）三、填空题（每题1分，共5分）1. 数字电路中的基本逻辑门包括____、____和____。
2. 在数字电路中，逻辑“1”和逻辑“0”分别对应于电路的____电平和____电平。
3. 一个二进制数1101可以转换为十进制数____。
4. 触发器根据功能可分为____触发器和____触发器两大类。
5. 时序逻辑电路根据时钟信号的变化，可以分为____时序电路和____时序电路。
四、简答题（每题2分，共10分）1. 简述数字电路与模拟电路的区别。
2. 什么是逻辑门，它有哪些基本类型？3. 简述触发器的基本功能。
4. 什么是二进制数，它有什么特点？5. 简述时序逻辑电路与组合逻辑电路的区别。
五、应用题（每题2分，共10分）1. 设计一个由与门、或门和非门组成的逻辑电路，实现逻辑函数F(A,B) = A + B'。
2. 给出一个二进制数1101，将其转换为等值的八进制数。
3. 使用RS触发器设计一个简单的双稳态电路。
4. 说明如何使用D触发器实现一个2分频器。
5. 分析一个简单的时序逻辑电路，描述其工作原理。
《数字电路与逻辑技术》考卷样卷
《数字电路与逻辑技术》考卷样卷一、选择题（每题2分，共30分）A. 与门B. 或门C. 非门D. 异或门2. 在数字电路中，下列哪个表示逻辑“0”？A. +5VB. 0VC. +3.3VD. 5VA. 102B. 1102C. 110D. 104. TTL电路中的“TTL”指的是？A. 传输门逻辑B. 晶体管晶体管逻辑C. 三极管三极管逻辑D. 晶体管场效应晶体管逻辑A. 与门B. 或门C. 非门D. 加法门A. 触发器B. 门电路C. 运算放大器D. 晶体管A. 有反馈路径B. 输出只与当前输入有关C. 存储信息D. 速度慢A. 输出只与当前输入有关B. 存储信息C. 无反馈路径D. 速度慢A. 逻辑运算B. 数据存储C. 信号放大D. 信号整形A. 信号放大B. 数据存储C. 信号整形D. 计数A. RS触发器B. JK触发器C. D触发器D. T触发器A. 计数器B. 移位寄存器C. 锁存器D. 触发器A. 信号放大B. 数据存储C. 信号整形D. 将输入信号转换为编码输出A. 将编码信号转换为原始信号B. 将原始信号转换为编码信号C. 信号放大D. 数据存储A. 信号放大B. 数据存储C. 比较两个数字的大小D. 信号整形二、填空题（每题2分，共20分）16. 数字电路按照逻辑功能的不同，可以分为________逻辑电路和________逻辑电路。
17. 在数字电路中，逻辑“1”通常对应于________电平，逻辑“0”对应于________电平。
18. TTL电路中的“TTL”指的是________________逻辑。
19. 触发器是数字电路中的基本单元，它具有________和________的功能。
20. 计数器是一种________逻辑电路，它能够实现________功能。
21. 编码器是一种将________信号转换为________信号的电路。
22. 译码器是一种将________信号转换为________信号的电路。
《数字电路与逻辑设计》半期考试卷
《数字电路与逻辑设计》半期考试卷（考试时间分钟）一．填空题（每空分，共分）．()( )．已知[]补，那么[]真值（）。
．()余码( )．与二进制数对应的码（）。
．设计一个五位二进制码的奇偶位发生器（偶检验码），需要（）个异或门。
．表示任意的两位十进制数，至少需要（）位二进制数。
．若逻辑函数)6,3,2,1((∑,=,BG，则A)C,,)(∑=AF，)7,5,4,3,2,0(BC和相与的结果为（）。
．并行加法器采用超前进位的目的是（提高速度）。
．、、、、是五个开关，设它们闭合时为逻辑，断开时为逻辑，电灯＝时表示灯亮，＝时表示灯灭。
若在五个不同的地方控制同一个电灯的灭亮，逻辑函数的表达式是（⊕⊕⊕⊕）。
．)F+A+BC=,利用反演规则直接写出其反函数表达+)(D((CD)AB式( ()() )。
（无需化简）．数字逻辑电路按有无记忆功能分（组合逻辑电路）和（时序逻辑电路）两类。
二．化简题（共分）1．用公式化简法把函数()()()化简成最简与或式。
（分）2．用卡诺图把()∑ ()化简成最简与或式和或与式。
（分）()()()．用卡诺图把函数()∑ () ∑()化简成最简与或式。
（分）三．分析题（共分）．分析下图所示的逻辑电路，写出输出的最简逻辑表达式，画出电路输出的波形图。
（分）．写成下图所示电路输出的最简与或表达式。
（分）••••．下图是一个多功能函数发生器电路。
设图中，取值合适，试写出为～的种不同状态时，输出的逻辑函数（要求化简）。
（分）四．设计题（共分）． 某车间有台大电炉，当一台电炉工作时，只需启动甲电源；当两台电炉工作时，只需启动乙电源供电；当台电炉都工作时，则需启动两台电源供电，要求用与非门设计一个组合逻辑电路，自动完成上述配电任务。
（分）··· ··．试用八选一数据选择器和线－线译码器及其它门电路构成选一数据选择器。
（分）．试用四位先行进位加法器和门电路，设计一个两个四位二进制数的大小比较器。
数字电路与逻辑设计试卷
电子技术试卷一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字逻辑与逻辑设计模拟卷及答案
《数字电路与逻辑设计》模拟卷（考试时间 120分钟）姓名 学号 班级一．填空题（每空2分，共20分）1．(A2.C)16=( )102．(110001000001)2421码=( )103．已知[X]反=1.1010，那么[X]真值=（ ）。
4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑∑+=，其最简与或式=F （ ）。
5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F为（）。
6．设计一个158进制的计数器，最少需要（ ）个触发器。
7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。
8．模为2n 的扭环形计数器，其无用状态数为（ ）。
A B CD E FF9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的频率是（ ）。
10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。
二．单项选择题（每小题1分，共10分）1．与二进制0101等值的余3码是（ ）。
（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。
（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。
（1）A<B （2）A>B （3）A>B （4）A<B4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。
（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。
（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态，则该触发器输入信号应为( )。
（1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=17．n 位二进制译码器与门阵列中，共有（ ）个二极管。
数字电路与逻辑设计模拟题
画出状态转换图，可以附加必要的门电路。
数字电路与逻辑设计模拟参考答案
一、
1、C 2、A 3、D 4、B
5、C
6、C 7、B 8、B
9、C 10、D
11、A 12、A 13、B 14、C 15、D
16、D 17、D 18、B 19、C 20、A
5、如果1-2所示的波形图，其表示的逻辑关系是（）
A、F=A·B B、F=A+B C、F= D、F=
6、下列器件中，属于组合电路的有（）
A、计数器和全加器 B、寄存器和比较器
C、全加器和比
较器
D、计数器和寄存器
7、异或门F=AB两输入端A、B中，A=0，则输出端F为（）
A、AB B、B
C、
D、0
8、已知4个组合电路的输出F1～F4的函数式非别为：F1=AB+C，
F2=AB+CD+BC，F3=+B，F4=（A+）·（+），则不会产生竞争冒险的
电路是( )
A、电路1 B、电路2 C、电路3
D、电路4
9、边沿触发JK触发器的特征方程是（）
A、θ =+k B、θ=+
C、θ=J+ D、θ=J+K
10、用n个出发器件构成计数器，可得到的最大计数长度为（
）
A、n
B、2n
为函数Y的最小项和，为任意项和）（卡诺图化简）
2、电路如图3-1所示，分析电路逻辑功能。
3、分析图3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和 输出方程，画出电路的状态转换图和时序图。
4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻 R=11 KΩ，要求输出脉冲宽度tw=1秒，试计算定时电容C的数值？
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与逻辑设计》半期考试卷
（考试时间 120分钟） 班级 学号 姓名 成绩
一、（30分）填空
1．(3E)16=( )10
2．已知[X ]补码=1.1010，那么[X ]真值=（ ）。
3．(00101100)2421码=( )2
4．(01001000)8421码=（ ）GRAY 码
5． 2007个1连续异或的结果是（ ），2007个连续同或的结果是（ ）。
6．与项ABCD 的逻辑相邻项有（ ）个。
7．已知∑=)3,2,0(1m F ，∏=)7,6,5,4,1(2M F ，则F1和F2相或的结果为（ ）。
8． 两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（ ）。
9．)(EF D BC A F ++=的反演式是( )。
（无需化简）
10．在函数F=AB+CD 的真值表中,F=1的状态共有（ ）。
11．四位比较器(7485)的三个输出信号A>B、A=B、A<B 中，只有一个是有效信号，它呈现（ ）电平。
12．一位全加器(FA)的输入信号是（ ），输出信号是（ ）。
13．一组合电路，A，B 是输入端，C 是输出端，波形如下图所示，C 的逻辑表
二、（15分）化简逻辑函数
1． 用公式化简法把函数C B C A B A C B BC D C A F +++++=化简成最简与或式。
2． 用卡诺图把F(A,B,C,D)= ∑m (0，2，5，7，8，10，13，15)化简成最简与或式和最简或与式。
3．用卡诺图把函数F(A,B,C,D)=∑m (2，3，4，5，9)+ ∑d(10，11，12，13)化简成最简与或式。
三、（8分）下图所示电路，当M=0时实现何种功能？当M=1时又实现何种功能？请说明其工作原理？
四、（10分）设A，B，C 为某保密锁的3个按键，当A 键单独按下时，锁既不打开也不报警；只有当A，B，C 或者A，B 或者A，C 分别同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试用与非门设计此保密锁的逻辑电路。
M
A B C D W X Y Z
五、（13分）分析下图所示的逻辑电路，写出输出F 的最简逻辑表达式，求出逻辑功能，画出电路输出的波形图。
A B C
F
C B A
六、（12分）已知函数)15,12,10,8,7,5,2(),,,(m D C B A F ∑=，试用8选1数据选择器或者4选1数据选择器实现该逻辑函数的电路，其他门电路自选。
七、（12分）如图所示是由5片2线－4线译码器组成的电路。
译码器输出为低电平有效，使能端也是低电平有效。
1、说明电路的逻辑功能；
2、试写出Y13，Y23，Y33，Y43的逻辑表达式；
3、如果使Y30被译中，输入ABCD为何取值?
0 C D。