改进环路结构的Gardner定时恢复算法

改进环路结构的Gardner定时恢复算法
李维; 江虹; 伍春; 邓皓文
【期刊名称】《《计算机应用》》
【年(卷),期】2019(039)010
【总页数】5页(P3013-3017)
【关键词】位同步环路结构; 改进型Gardner算法; 加权平均; 同步建立时间; 同步性能
【作者】李维; 江虹; 伍春; 邓皓文
【作者单位】西南科技大学信息工程学院四川绵阳621010; 西南科技大学国防科技学院四川绵阳621010
【正文语种】中文
【中图分类】TN911.7
0 引言
定时恢复是数字解调技术中的关键环节,对解调系统的性能有着重要的影响[1-2]。

早期的Gardner定时同步算法能够较好地解决接收端接收到的信号与本地时钟信号不一致的问题,但存在同步建立时间长、稳定性较差等缺陷,其环路性能难以满足当前高速解调系统的需要[3-4]。

随着数字解调技术的快速发展,同步建立时间短、环路稳定性高的定时恢复算法成为一项迫切需求[5]。

为此,文献[6]利用相邻码元符号相同时,对误差检测器检测出的误差进行取反,得出了一种改进的Gardner算法,
记为改进的Gardner定时恢复算法1(modified Gardner timing recovery Algorithm 1,mGA1);文献[7]对mGA1算法进行了改进(记为mGA2算法),降低了算法复杂度。

上述两种方法在一定程度上提高了符号同步的性能,但仍然存在算法复杂度高、硬件资源消耗大、环路稳定性较差等问题。

为克服上述方法的不足,文献[8]提出了一种类似锁频锁相(Frequency and Phase Lock Loop, FPLL)的改进Gardner定时恢复算法(记为mGA3算法),其同步性能与mGA1算法和mGA2算法相比有了进一步的提升；但该算法在同步过程中,符号收敛速度较慢,定时抖动较大。

为提高数据处理速度,文献[9]在原有串行定时同步的基础上,对Gardner算法进行了改进,提出了一种并行Gardner定时同步算法,在一定程度上提高了数据处理的速度；但环路分数间隔收敛时抖动较大,不稳定,且占用较多的乘法器、加法器资源。

根据文献[9]算法的设计思路,文献[10]提出了一种类似的并行定时同步算法,通过确定中间采样点的符号来计算定时误差,节省了部分乘法器资源,提高了数据处理的速度；但环路结构复杂,实现较为困难,且同步性能有所下降。

针对上述研究中存在的问题,本文提出一种改进环路结构的Gardner定时误差检测算法(记为mGA4算法),该算法弥补了mGA2算法和mGA3算法的不足,其同步性能得到有效的提升,并且环路结构较为简单,易于实现,在高速解调系统中具有良好的应用价值。

1 定时同步原理
经典的Gardner定时环路结构如图1所示,Gardner定时恢复算法采用全数字方式,通过改变输入信号,利用内插滤波器恢复出信号的最佳判决点序列[11-12]。

输入信号为离散信号x(mTs),采样率为Ts,符号周期为T,重采样时钟为Ti,这里的重采样时钟周期Ti=n×T (n为一小整数), y(kTi)为同步的输出信号。

图1 Gardner定时恢复算法模型Fig.1 Gardner timing recovery algorithm model
1.1 插值滤波器
插值滤波器输入信号x(mTs)与输出信号y(kTi)的关系如式(1)所示:
y(kTi)= y[(mk+uk)Ts]=
(1)
其中:I1、I2决定插值滤波器的抽头系数; hI为插值滤波器的冲激响应; mk、μk由数控振荡器(Numerically Controlled Oscillator,NCO)提供,mk决定内插器的整数倍插值位置, μk决定插值分数间隔,控制插值点的位置。

插值滤波器一般采用多项式插值方法,其关系式如式(2)所示:
y(kTi)=
C1·x(mk-1)+C0·x(mk)+
C-1x(mk+1)+C-2x(mk+2)
(2)
其中:Ci为插值系数；Ci与μk的不同对应关系取决于不同的插值方法[13]。

1.2 定时误差检测
传统的Gardner定时误差检测算法,只需两个重采样点：一个为信号的最佳采样点;另一个为最佳采样点中间时刻的内插值。

定时误差计算公式如式(3)所示:
τ(n)= yI(n-1/2)·[yI(n)-yI(n-1)]+
yQ(n-1/2)·[yQ(n)-yQ(n-1)]
(3)
其中:τ(n)为定时误差检测值; y(n)为信号的采样值;I、Q分别代表I路和Q路;n为第n个符号。

1.3 环路滤波器
传统的环路滤波器采用一阶有源环路滤波器,该滤波器是模拟一阶有源比例积分滤
波器的数字化实现,其表达式为:
e(n+1)=e(n)+C1·(τ(n)-τ(n-1))+
C2·τ(n)
(4)
其中:τ(n)为定时误差输出值；e(n)为环路滤波器输出值。

其传递函数为数字环路滤波器参数如式(5)所示:
(5)
其中:go为NCO增益；gd为同步误差增益；ωn、ζ分别为环路自然频率和阻尼
因子。

通常用滤波器噪声带宽BL代替
1.4 数控振荡器
NCO计算原理如图2所示。

图2 NCO原理Fig.2 NCO schematic diagram
假设当前样点mkTs时刻NCO寄存器的值为η(mk),环路滤波器输出的控制字为
e(mk),表示每次递减的步进为e(mk),用差分公式可表示为式(6):
η(mk+1)=[η(mk)-e(mk)] mod [1]
(6)
如图2所示,经过几何分析不难得出:
从而得到分数间隔μk为:
2 本文的改进算法mGA4
针对经典的Gardner定时误差检测算法在环路收敛过程中存在同步建立时间较长、稳定性差等问题,本文提出一种改进环路结构的Gardner定时恢复算法。

首先对输
入信号进行8倍采样,8 倍的采样信号经过一个串并转换器得到两路 4 倍采样的信号,两路信号分别选用立方插值(记为插值1)、分段抛物线插值(记为插值2)两种插值滤波器进行插值,插值系数如式(7)、式(8)所示。

立方插值法系数:
(7)
文献[14]中给出了分段抛物线插值法系数：
(8)
以两种插值法得到的最佳插值序列的加权平均值作为改进型Gardner算法的环路输出。

由于分段抛物线插值带外抑制能力较好,立方插值带内更加平滑、带内容差小,以两者的加权平均值作为环路输出,结合了两种插值滤波器的优点,能够有效抑制带外噪声,提高最佳采样点的信噪比,使得环路插值效果更好,更有利于符号判决。

然后分别以两种插值滤波器得到的最佳插值序列计算定时误差,以两路定时误差的加权平均值作为环路滤波器的输入。

本文改进算法描述如下。

插值滤波器改进:
y(kTi)= y1(kTi)×p+y2(kTi)×(1-p)
(9)
其中: y1(kTi)为立方插值法得到的最佳插值序列； y2(kTi)为分段抛物线插值法得到的最佳插值序列; y(kTi)为环路输出的最佳插值序列。

误差检测器改进:
τk(n)=τ1k(n)×p+τ2k(n)×(1-p)
(10)
其中:为加权值;τ1k(n)以y1(kTi)为输入信号;τ2k(n)以y2(kTi)为输入信号。

其中：yI(k)、 yQ(k)分别为接收信号的同相和正交两路插值信号。

改进算法环路结构如图3所示。

图3 改进型Gardner算法环路结构模型Fig.3 Improved Gardner algorithm loop structure model
3 仿真分析
为验证改进型环路结构的性能,针对QPSK调制信号,利用Matlab作仿真分析,设置仿真条件:码元长度Len=1 000,码元速率Rb=151.2 kBaud,滚降系数α=0.7,等效噪声带宽BL=0.001,go=6,gd=5,阻尼系数ζ=0.707,设ps为信号能量, pn为噪声能量,信噪比(Signal-to-Noise Ratio,SNR)定义为SNR=10*lg(ps/pn),取SNR=10 dB。

将星座图分为四个象限,基带码元最佳判决点序列星座图收敛于(0.707
1,0.707 1),(-0.707 1,0.707 1),(-0.707 1,-0.707 1),(0.707 1,-0.707 1)四点,以四个收敛点为中心,计算星座图在四个象限的收敛点与中心点的距离的平均值,以中心点为圆心,以距离均值为半径作收敛圆,参数p选取实验分析如图4所示。

图4 参数p值选取实验分析Fig.4 Experimental analysis of parameter p value selection
从仿真结果来看,图4(a)为星座图坐标标准方差值,当p=0.4, 0.8时,标准方差值较大,此时分布在坐标轴附近的收敛点较少；图4(b)为星座图坐标极差值, p=0.3时,坐标极差值最小, p=0.4时极差值较小,此时,星座图收敛范围较小；如图4(c)所示,选取p=0.4, 0.8时,星座图收敛半径较小,综合插值滤波器的带外噪声抑制能力和带内容差两个因素,选取p=0.4时,同步性能更佳。

相同仿真条件下,观察Gardner定时恢复算法中插值滤波器插值位置μk输出结果收敛情况,它直接反映了整个系统的同步情况。

由于μk为Ti/Ts的小数部分,当Ti
与Ts的比值为整数时,小数偏差μk收敛为稳定的常数,本文中Ti/Ts=2。

图5是mGA2算法同步后星座收敛图及分数间隔收敛曲线图,从仿真结果可以看出,星座图收敛效果差,分数间隔在一段时间后收敛,但收敛曲线不平稳,出现跳变,同步性能较差。

图5 mGA2算法星座图及收敛曲线Fig.5 mGA2 algorithm constellation diagram and convergence curve
如图6～7所示,随着迭代次数的增加,分数间隔逐渐收敛,mGA3算法分数间隔在迭代次数为389处左右开始趋于0,mGA4算法在迭代次数为185处左右开始趋于0,在0左右小幅度变化。

从分数间隔收敛情况可看出,本文改进算法收敛速度更快,能够在更短的时间内达到符号同步,且达到符号同步后,星座图收敛效果更好。

图6 mGA3算法星座图及收敛曲线Fig.6 mGA3 algorithm constellation diagram and convergence curve
图7 mGA4算法星座图及收敛曲线Fig.7 mGA4 algorithm constellation diagram and convergence curve
图8是定时误差收敛结果对比图,从仿真结果可以看出,mGA2算法定时抖动范围较大,输出值在[-1.25,1.25]范围内;mGA3算法和mGA4算法在环路收敛后定时误差输出值分别在[-0.5,0.5]和[-0.25,0.25]范围内,结果显示,与mGA2算法、mGA3算法相比,mGA4算法环路定时抖动明显减小,同步稳定性更好。

图9是SNR=-5 dB情况下,环路同步后星座收敛结果对比图,表1为SNR=-5 dB 情况下星座图收敛半径信息统计表。

如表1所示, mGA2算法收敛半径为0.37左右,mGA3算法收敛半径为0.34左右,mGA4算法收敛半径为0.26左右。

结合图9和表1,从星座图收敛结果可以看出,在低信噪比下,与mGA2算法、mGA3算法相比,本文改进算法收敛半径分别减小0.11和0.08,其收敛效果更好,同步性能更佳。

表1 星座图收敛半径(SNR=-5 dB)Tab.1 Constellation convergence radiuses
(SNR=-5 dB)象限mGA2mGA3mGA4一0.38320.34090.2639二
0.37530.33170.2567三0.36630.33530.2800四0.37090.34950.2729
为验证环路作用于QPSK信号、16QAM信号时的性能,利用Matlab作仿真分析,设置仿真条件:码元长度Len=1 000,码元速率Rb=33.6 kBaud,信噪比10 dB,滚降系数α=0.7,等效噪声带宽BL=10-7,go=5,gd=3,阻尼系数ζ=0.707, p=0.4。

图8 定时误差收敛结果对比Fig.8 Comparison of timing error convergence results
图9 星座图收敛结果对比(SNR=-5 dB)Fig.9 Comparison of constellation convergence results (SNR=-5 dB)
在相同的仿真条件下,为判断符号同步时码元的位置,设判决条件:同步前后的信号最佳判决点幅度之差小于A(可调)。

以a表示当前最佳判决点对应的码元序数,如果同步前后的信号最佳判决点幅度的差值满足判决条件,则继续往后判断,当连续出现100个点满足判决条件时,则可以判定已经实现符号同步,输出(a-100),表示待解调信号经Gardner算法处理后从第(a-100)个码元开始符号同步。

利用Matlab模拟产生QPSK/16QAM待解调信号各500组,经算法处理后,环路收敛时码元所在序列数均值如表2～3所示,与mGA2算法和经典的Gardner算法相比,mGA3算法有效缩短了同步建立时间。

本文改进算法在mGA3算法的基础上,有了进一步提升,收敛速度更快,能够在更短的时间内达到符号同步。

表2与表3相比,QPSK信号收敛更快,环路开始收敛时,码元所在序列数明显小于16QAM信号,说明环路作用于QPSK信号时,同步性能更好,便于进行更准确的判决,得到更准确的解调结果。

表2 同步时码元所在序列数均值(16QAM)Tab.2 Mean number of sequences in which the symbols are synchronized (16QAM)算法I路均值Q路均值Gardner+插值1350.526351.301 Gardner+插值2357.601356.950 mGA2+插
值1301.628300.648 mGA2+插值2310.223309.632 mGA3+插值
1201.201204.356 mGA3+插值2203.002207.213 mGA4130.921133.502
表3 同步时码元所在序列数均值(QPSK)Tab.3 Mean number of sequences in which the symbols are synchronized (QPSK)算法I路均值Q路均值 Gardner+插值1255.526251.360 Gardner+插值2270.566271.354 mGA2+插值1210.636201.648 mGA2+插值2222.223219.632 mGA3+插值
1150.290155.106 mGA3+插值2161.190164.010 mGA485.32484.078
4 结语
本文在研究Gardner定时同步算法原理的基础上,为了解决传统的Gardner定时同步算法及经典改进算法存在建立同步时间长、同步稳定性能差等问题,提出一种改进环路结构的Gardner定时同步算法。

仿真结果表明,本文改进算法优于经典的Gardner定时恢复算法及已有改进算法,对于QPSK、16QAM信号,环路作用于QPSK时,稳定性更好,解调性能更佳;该算法使用两路并行插值计算可能会占用更多的内存资源,但在一定程度上提高了同步性能,缩短同步建立的时间,具有良好的可实现性和应用价值。

参考文献（References）
【相关文献】
[1] 付永明, 朱江, 琚瑛珏. Gardner 定时同步环路参数设计及性能分析[J]. 通信学报, 2012, 33(6): 191-198. (FU Y M, ZHU J, JU Y J. Parameters design and performance analysis of the timing recovery loop based on Gardner timing detector[J]. Journal on Communications, 2012, 33(6): 191-198.)
[2] 王磊, 隋强, 杜昌澔, 等. 自噪声抑制Gardner算法及位同步环路设计[J]. 红外与激光工程, 2017, 46(6): 187-192. (WANG L, SUI Q, DU C H, et al. Self-noise abatement Gardner algorithm and bit synchronous loop design[J]. Infrared and Laser Engineering, 2017, 46(6): 187-192.)
[3] 肖磊. 并行高速通信解调系统中同步技术的研究与实现[D]. 成都: 电子科技大学, 2017: 28-45. (XIAO L. Study and implementation of synchronization for parallel high data rate demodulation system[D]. Chengdu: University of Electronic Science and Technology of China, 2017: 28-45.)
[4] GARDNER F M. A BPSK/QPSK timing-error detector for sampled receivers[J]. IEEE Transactions on Communications, 1986, 34(5): 423-429.
[5] 崔龙斌. QAM解调数据并行处理定时同步技术研究[D]. 成都: 电子科技大学, 2018: 9-39. (CUI L B. Research on parallel timing synchronization technology in QAM demodulation
data[D]. Chengdu: University of Electronic Science and Technology of China, 2018: 9-39.)
[6] LIM D. A modified Gardner detector for symbol timing recovery of M-PSK Signals[J]. IEEE Transactions on Communications, 2004, 52(10): 1643-1647.
[7] YANG D W, YAN C X, WANG H, et al. Extension to Gardner timing error detector for QPSK signals[C]// Proceedings of International Conference on Wireless Communications and Signal Processing. Piscataway: IEEE, 2010: 1-5.
[8] 刘伟, 姚远程, 秦明伟. 一种改进的Gardner定时同步算法[J]. 计算机工程, 2013, 39(11): 299-302. (LIU W, YAO Y C, QIN M W. An improved Gardner timing synchronization algorithm[J]. Computer Engineering, 2013, 39(11): 299-302.)
[9] LI H, WANG Z, WANG H. A high speed parallel timing synchronization algorithm for 16QAM[C]// Proceedings of the 13th International Computer Conference on Wavelet Active Media Technology and Information Processing. Piscataway: IEEE, 2016: 403-407. [10] HU J, ZHU L, WANG J. The implementation of high speed parallel timing synchronization algorithm based on FPGA[C]// Proceedings of the 10th International Conference on Communication Software and Networks. Piscataway: IEEE, 2018: 484-487.
[11] 吴凤辉. 高阶QAM解调中的同步算法研究[D]. 哈尔滨: 哈尔滨工业大学, 2016: 10-51. (WU F
H. Research on synchronization algorithms for high order QAM demodulation[D]. Harbin: Harbin Institute of Technology, 2016: 10-51.)
[12] LENG W M, ZHANG Y, YANG Z X. A modified Gardner detector for multilevel
PAM/QAM system[C]// Proceedings of the 2008 International Conference on Communications, Circuits and Systems. Piscataway: IEEE, 2008: 891-895.
[13] ERUP L, GARDNER F M, HARRIS R A. Interpolation in digital modems. II. implementation and performance[J]. IEEE Transactions on Communications, 1993, 41(6): 998-1008.
[14] 王星泉. 一种改进型APSK盲定时同步误差估算法[J]. 科学技术与工程, 2015, 15(10): 195-196. (WANG X Q. A modified blind timing error estimation algorithm for APSK[J]. Science Technology and Engineering, 2015, 15(10): 195-196.)。