EDA乐曲播放器设计(新)
EDA乐曲播放器设计
实验报告学生姓名：EDA小王子学号：国家机密专业班级：国家机密实验类型：□验证□综合√设计□创新实验日期：国家机密实验成绩：很高实验六乐曲播放器设计一、实验目的1、进一步掌握QuartusII的使用全过程；2、学习多层次的设计方法，掌握基本的VHDL语言的设计方法；3、进一步熟悉和掌握VHDL语言。
二、实验内容与要求使用层次化设计方法，实现乐曲播放器的设计。
乐曲选取《梁祝》中化蝶部分三、实验设计1、实验分析1232、实验程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY yy ISPORT(clk4hz:IN STD_LOGIC;……………………………………音调频率信号 CLK1kHz:IN STD_LOGIC; …………………………动态数码管扫描频率 clk6Mhz:IN STD_LOGIC; …………………………………节拍频率信号rt:IN STD_LOGIC;………………………………………………复位信号 SEG:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);…………简谱码输出显示MAX: BUFFER INTEGER RANGE 0 TO 9110;……………………分频系数 h,m,l:OUT STD_LOGIC;…………………………………………音调指示 speakout:BUFFER STD_LOGIC …………………………………声音输出 );END ENTITY yy ;ARCHITECTURE behave OF yy ISSIGNAL addr1:INTEGER RANGE 0 TO 255;SIGNAL yf1:STD_LOGIC_VECTOR(4 DOWNTO 0);SIGNAL yinfu :STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL count: INTEGER RANGE 0 TO 9110;SIGNAL tout: STD_LOgIC;BEGINp1:PROCESS(addr1,clk4hz)BEGINIF(clk4hz'EVENT AND clk4hz='1') THENIF(addr1<112)THENaddr1<=addr1+1;ELSIF(addr1=112) THENaddr1<=0;END IF;CASE addr1 ISWHEN 0 => yf1<="00011";WHEN 1 => yf1<="00011";WHEN 2 => yf1<="00011";WHEN 3 => yf1<="00011";WHEN 4 => yf1<="00101";WHEN 5 => yf1<="00101";WHEN 6 => yf1<="00110";WHEN 7 => yf1<="01001";WHEN 8 => yf1<="01001";WHEN 9 => yf1<="01010";WHEN 10 => yf1<="01110";…………WHEN 110 => yf1<="00101";WHEN 111 => yf1<="00101";WHEN 112 => yf1<="00101";WHEN OTHERS =>yf1<="00000";END CASE;END IF;IF(rt='1') THENaddr1<=0;END IF;END PROCESS p1;p2:PROCESS(clk6Mhz)BEGINIF(clk6Mhz'EVENT AND clk6Mhz='1') THEN IF(count<MAX) THENcount<=count+1;tout<='0';ELSIF(count=MAX) THENcount<=0;tout<='1';END IF;END IF;END PROCESS p2;p3:PROCESS(tout)BEGINIF(tout'EVENT AND tout='1') THENspeakout<=NOT speakout;END IF;END PROCESS p3;p4:PROCESS(yf1)BEGINCASE yf1 ISWHEN "00011" =>MAX<=9101;l<='1';m<='0';h<='0';WHEN "00101" =>MAX<=7653;l<='1';m<='0';h<='0';WHEN "00110" =>MAX<=6818;l<='1';m<='0';h<='0';WHEN "00111" =>MAX<=6074;l<='1';m<='0';h<='0';WHEN "01001" =>MAX<=5733;l<='0';m<='1';h<='0';WHEN "01010" =>MAX<=5108;l<='0';m<='1';h<='0';WHEN "01011" =>MAX<=4551;l<='0';m<='1';h<='0';WHEN "01101" =>MAX<=3827;l<='0';m<='1';h<='0';WHEN "01110" =>MAX<=3409;l<='0';m<='1';h<='0';WHEN "10001" =>MAX<=2867;l<='0';m<='0';h<='1';WHEN OTHERS =>MAX<=0;l<='0';m<='0';h<='0';END CASE;END PROCESS p4;yinfu<='0'&yf1(2)&yf1(1)&yf1(0);………………显示简谱的低三位，音调不论中低高，简谱数字都一样p5:PROCESS(CLK1kHz,yinfu)VARIABLE SEL : STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF(rt='1') THENSEL:="000";ELSIF (CLK1kHz'EVENT AND CLK1kHz='1')THENIF SEL="000" THENSEG<=yinfu;SEL:="000";END IF;END IF;END PROCESS p5;END behave;四、实验步骤1、建立工作库文件夹和编辑设计文件1）建立一个文件夹保存工程文件；2）打开QuartusII，建立新的VHDL文件，再打开的页面下输入程序2、编译过程1）输入完程序之后逐个编译2）逐个编译无错之后进行全程编3、系统仿真1）建立新的波形激励文件2）在波形编辑器窗口添加节点3）通过Edit->End Time 来设定仿真结束时间4）在CLOCK窗口中设置clk4hz的时钟周期为1us，clk1khz时钟周期为200ns，clk6mhz时钟周期为20ns如图：5）点击save保存6) 通过Tools下的Simulator Tools项进行仿真，然后观察输出波形。
EDA音乐播放器课程设计
摘要本课程设计是实现演奏三首乐曲演奏电路的硬件实现。
总共分为五个模块，分别为20MHZ转换1MHZ分频模块，1MHZ转换4HZ分频模块，地址计数器模块，rom 存储器模块，乐音分频模块。
音符的频率由乐音分频模块获得，这是一个数控分频器。
由时钟端输入一具有1MHZ的信号，分频比由预置数值决定，其输出频率将决定每一个音符的音调。
音符的持续时间根据乐曲的速度及每个音符的节拍数来决定。
三首乐曲分别为”两只老虎”，“找朋友”，“世上只有妈妈好”。
关键词：乐曲演奏电路，20MHZ转换1MHZ分频模块，1MHZ转换4HZ分频模块，地址计数器模块，rom存储器模块，乐音分频模块Pick toThis course is designed to play music three play hardware implementation of the circuit. A total is divided into five modules, respectively for 20 MHZ conversion 1 MHZ frequency module, 1 MHZ conversion 4 HZ frequency module, address counter module, ROM memory module, dividing sound module. Note the frequency of the sound frequency module, a CNC divider. By the input, a signal with 1 MHZ clock end, frequency division ratio determined by the preset value, the output frequency will determine the tones of every note. The duration of the notes according to the number of speed and every note of the beat of the music to decide. Three piece respectively "two tigers", "find friends", "only a mother good in the world".Keywords: music playing circuit, 20 MHZ conversion 1 MHZ frequency module, 1 MHZ conversion 4 HZ frequency module, address count前言电子技术飞速发展，传统的电子电路设计已经满足不了人们的要求，可编程逻辑逻辑器件和EDA技术的运用大大地提高了工作效率。
EDA音乐播放器详解
EDA技术及应用课程设计说明书 2013 届电子信息工程专业 1班级题目音乐播放器学号姓名指导教师二О一五年 6 月25 日一、音乐播放器基本原理1 硬件电子琴设计原理乐曲演奏的原理是：由于组成乐曲的每个音符的频率值（音调）及其持续时间（音长）是乐曲演奏的2个基本数据，因此需要控制输出到扬声器的激励信号的频率高低和该频率信号持续的时间。
频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率对应关系在后面将给出。
所有不同频率的信号都是从一基准频率分频而得来的，由于音阶频率多为非整数，而分频系数有不能为小数，故必须将计算得到的分频数进行向下取整，基准频率和分频系数应综合考虑加以选择，从而保证音乐不会走调。
如在48MHz 时钟下，中音1（对应的频率值是523.3Hz）的分频系数应该为：48000000/(2*523.3)=45863，这样只需对系统时钟进行45863次分频即可得到所要的中音M1（分频系数计算公式为D=F/2K，由于F/2K之后，会使分频系数D变小，所以功能模块中语句：beep_r<=!beep_r，使得输出取反，K=F/2count_end，消除了前面除以2K的影响）。
2 乐曲自动演奏设计原理硬件电路和自动演奏的原理同硬件电子琴实验原理类似。
至于其他音符，同样可由一式求出对应的分频系数。
在程序中设置一个状态机，每250ms改变一个状态（即一个节拍），组成乐曲的每个音符的频率值（音调）相对应于状态机的每一个状态。
只要让状态机的状态按顺序转换，就可以自动演奏播放音乐了。
《欢乐颂》乐曲的简谱如图所示：3 消抖原理作为机械开关的键盘，在按键操作时，由于机械触点的弹性及电压突跳等原因，在触点闭合或开启的瞬间会出现电压抖动，实际应用中如果不进行处理将会造成误触发。
由于这里是低电平表示按键按下，所以按键去抖动的关键在于提取稳定的低电平状态，虑除前沿、后沿抖动毛刺。
对于一个按键信号，可以用一个脉冲对他进行取样，如果连续三次取样为低电平，可以认为信号已经处于键稳定状态，这时输出一个低电平按键信号。
EDA_课程设计_乐曲演奏器
EDA课程设计题目：乐曲硬件演奏电路的VHDL设计专业：通信工程班级：通信082姓名：***学号：**********一、 设计题目：乐曲硬件演奏电路的VHDL 设计二、 设计目标：1）能够播放“梁祝”乐曲。
2）能够通过LED 显示音阶。
3）具有“播放/停止”功能，并在此基础上实现“按键演奏”的电子琴功能。
三、 设计原理：1. 音乐基础知识一段简单乐谱由音调和节拍组成，音调表示一个音符唱多高的频率，节拍表示一个音符唱多长的时间。
音符的节拍我们可以举例来说明。
在一张乐谱中，我们经常会看到这样的表达式，如1=C 44、1=G 43…… 等等。
以43为例加以说明，它表示乐谱中以四分音符为节拍，每一小结有三拍。
比如：图1其中1 、2 为一拍，3、4、5为一拍，6为一拍共三拍。
1 、2的时长为四分音符的一半，即为八分音符长，3、4的时长为八分音符的一半，即为十六分音符长，5的时长为四分音符的一半，即为八分音符长，6的时长为四分音符长。
那么一拍到底该唱多长呢？一般说来，如果乐曲没有特殊说明，一拍的时长大约为400—500ms 。
我们以一拍的时长为400ms为例，则当以四分音符为节拍时，四分音符的时长就为400ms，八分音符的时长就为200ms，十六分音符的时长就为100ms。
2.原理图框图：图2.框图3.原理图说明音乐播放原理说明音符的频率由数控分频器模块Speakera产生。
ToneTaba模块从NoteTabs模块中输入的音符数据，将对应的分频预置数据传送给Speakera模块，并将音符数据送到LED模块显示音阶。
NoteTabs模块中包含有一个音符数据ROM，里面存有歌曲“梁祝”的全部音调，在此模块中设置了一个8位二进制计数器，作为音符数据ROM的地址发生器。
这个计数器的计数频率为4Hz，即每一个数值的停留时间为0.25秒。
例如：“梁祝”乐曲的第一个音符为“3”，此音在逻辑中停留了4个时钟节拍，即1秒钟时间，所对应的“3”音符分频预置数为1036，在Speakera的输入端停留了1秒。
eda乐曲演奏电路设计
eda乐曲演奏电路设计
设计一个eda乐曲演奏电路可以分为以下几个步骤：
1. 选择音频输入设备：首先需要选择合适的音频输入设备，如麦克风或乐器接口，用于将音频信号输入到电路中。
2. 音频信号处理：接下来，需要对音频信号进行处理，以便对其进行分析和控制。
可以使用模拟或数字信号处理技术来实现这一步骤。
3. 音符检测与转换：将处理后的音频信号输入到音符检测模块中，以检测出演奏中的音符和音高。
可以使用算法（如傅里叶变换）来实现音符检测，并将检测结果转换成数字形式，以便后续处理。
4. 控制信号生成：根据检测到的音符和音高，产生相应的控制信号。
可以使用模拟电路或数字信号处理器（DSP）来实现这一步骤。
5. MIDI信号输出：将控制信号转换成MIDI（Musical Instrument Digital Interface）格式的信号，以便将其与其他MIDI设备或乐器连接起来。
可以使用MIDI编码/解码器芯片实现这一步骤。
6. 音乐合成与演奏控制：利用MIDI信号控制MIDI设备或乐器，实现乐曲的合成与演奏。
可以使用MIDI合成器，MIDI 乐器模块或其他合成器设备来实现这一步骤。
在整个设计过程中，需要考虑信号处理的实时性、音质、精度等因素，并根据具体需求进行优化和调整。
EDA实验报告5_乐曲硬件演奏电路设计
EDA技术与应用实验报告姓名学号专业年级电子信息工程实验题目乐曲硬件演奏电路设计实验目的1.学习利用数控分频器设计硬件乐曲演奏电路2.掌握模块化和层次化的设计方法以及音符编码的设计思想实验原理1.一定频率的矩形波通过扬声器可以发出相应频率的声音，乐曲是由一系列的音符组成的。
所以，如果我们通过控制每个音符的发音频率值及其持续的时间，就可以以纯硬件的手段，利用这些数值来实现所希望演奏的乐曲。
2.该硬件演奏电路由三个模块构成<1>音符数据ROM的地址发生器模块NoteTabs.vhdl内置8位二进制计数器，作为ROM的地址发生器，计数频率4Hz，即每一计数值的停留时间为0.25s,恰为全音符设为1s时，四四拍的4音符持续时间。
随着NoteTabs中的计数器按4Hz的时钟速率作加法计数即地址值递增时，ROM中的音符数据将通过ToneIndex[3..0]输向ToneTaba模块，乐曲即开始演奏起来。
<2>乐曲简谱码对应的分频预置数查表电路模块ToneTaba.vhdlToneTaba为Speakera提供决定所发音符的分频预置数，此数在Speakera输入口停留的时间即为此音符的节拍值。
输入Index[3..0]可确定乐曲全部音符所对应的分频预置数（13个）每一音符的停留时间由NoteTabs模块的clk决定（4Hz）。
<3>决定每一个音符音调的数控分频器模块Speakera.vhdl输入端clk输入一较高频率（12MHz）的信号，经Speakera分频，再经2分频以展宽脉冲后，由SpkOut输出。
11位预置数Tone[10..0]决定由clk输入信号的分频比，SpkOut输出的频率决定每一音符的音调。
实验内容1.定制存放LPM-ROM模块Music，在连续地址上存放乐曲的音符数据，2.用vhdl文本输入法和元件例化语句完成NoteTabs.vhdl的设计，该模块包含音符数据ROM模块Music.vhdl3.完成ToneTaba.vhdl的设计，此模块给数控分频模块提供每个音符所对应的分频预置数，即计数初值4.完成Speakera.vhdl的设计，该模块是一个初值可变的加法计数器。
EDA课程设计 乐曲自动演奏机
郑州航空工业管理学院《EDA技术及应用》课程设计报告13 届通信工程专业班级题目：乐曲自动演奏机姓名：学号：同组人：指导老师：2015年7月9日乐曲自动演奏机一、设计要求：（１）可以在电路上自动演奏至少两首乐曲，在这里我们选用的是《茉莉花》、《欢乐颂》和《小苹果》。
（２）有相应的LED灯指示高低音。
二、其他要求：(在EDA实验箱上完成)1．晶振为48 MHz。
2. 采用FPGA器件为ALTERA 的EP1C6Q240C8。
3．采用数码管显示。
一、设计方案规划1、整体规划输入一个：clk（系统时钟48MHz）输出四个：beep（蜂鸣器输出端）、led（LED指示灯）、dig（数码管选择输出引脚）、seg（数码管段输出引脚）2、功能模块与模块划分总共分为三部分，①蜂鸣器发声部分，②LED灯显示部分，③数码管显示部分。
3、各功能或各模块的功能细分①蜂鸣器自动演奏乐曲，②LED灯显示高低音，③数码管显示音调。
二、各模块的实现方法、技术、要点1、乐曲演奏的原理是：由于组成乐曲的每个音符的频率值（音调）及其持续（时间音长）是乐曲演奏的2个基本数据，因此需控制输出到扬声器的激励信号的频率高低和该频率信号持续的时间。
频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率对应关系在后面将给出。
所有不同频率的信号都是从一基准频率分频而得来的，由于音阶频率多为非整数，而分频系数有不能为小数，故必须将计算得到的分频数进行四舍五入取整，基准频率和分频系数应综合考虑加以选择，从而保证音乐不会走调。
如在48MHz 时钟下，中音1（对应的频率值是523.3Hz）的分频系数应该为：48000000/(2*523.3)=45863，这样只需对系统时钟进行45863次分频可得到所要的中音M1（分频系数计算公式为D=F/2K,由于F/2K之后，会使分频系数D变小，所以功能模块中语句：beep_r<=!beep_r，使得输出取反，K=F/2count_end，消除了前面除以2K的影响）。
基于EDA音乐播放器的设计
基于EDA音乐播放器的设计————————————————————————————————作者：————————————————————————————————日期：长沙学院课程设计说明书题目音乐播放器的设计系(部）电子与通信工程专业(班级）电气工程及其自动化(一班)姓名学号指导教师起止日期 2010-11-29至2010-12—10EDA技术课程设计任务书系（部)：电子与通信工程系专业:电气工程及其自动化指导教师: 课题名称音乐播放器的设计设计内容及要求在SOPC开发平台上实现一个音频信号发生器，编写3段音乐，利用开发平台的蜂鸣器来播放几段音乐.可进行自动循环播放和手动播放两个模式的选择.如果为手动播放，则通过拨动拨码开关第1、2位选择.播放音乐时，要求将该音乐的序号(分别为A1、A2,A3）以及该音乐播放剩余的时间(分、秒)显示在数码管上。
当某首音乐开始播放时，音乐序号闪烁显示3秒钟.系统提供50MHZ频率的时钟源。
完成该系统的硬件和软件的设计，并制作出实物装置，调试好后并能实际运用（指导教师提供制作所需的器件)，最后就课程设计本身提交一篇课程设计说明书。
设计工作量1、VHDL语言程序设计；2、波形仿真；3、在实验装置上进行硬件测试，并进行演示；4、提交一份完整的课程设计说明书，包括设计原理、程序设计、程序分析、仿真分析、硬件测试、调试过程，参考文献、设计总结等。
进度安排起止日期（或时间量）设计内容（或预期目标）备注第1天课题介绍，答疑，收集材料第2天设计方案论证第3天进一步讨论方案，对设计方案进行必要的修正，方案确定后开始进行VHDL语言程序设计第4天设计VHDL语言程序第5~9天在实验装置上进行硬件测试，对VHDL语言程序进行必要的修正，并进行演示第10天编写设计说明书教研室意见年月日系（部）主管领导意见年月日长沙学院课程设计鉴定表姓名学号专业电气工程及其自动化班级一班设计题目音乐播放器的设计指导教师指导教师意见：评定等级：教师签名：日期: 答辩小组意见:评定等级: 答辩小组长签名：日期：教研室意见：教研室主任签名：日期：系（部）意见:系主任签名：日期：说明课程设计成绩分“优秀”、“良好”、“及格"、“不及格"四类；目录摘要 (6)设计原理 (7)程序： (8)实验现象: (16)引脚分配： (16)仿真波形： (17)心得体会： (18)参考文献： (18)摘要：在SOPC开发平台上实现一个音频信号发生器，编写3段音乐，利用开发平台的蜂鸣器来播放几段音乐。
EDA乐曲播放器设计
实验六乐曲播放器设计一、实验目的1．熟悉EDA技术开发流程；2．学习利用数控分频器设计硬件乐曲演奏电路。
二、实验要求使用层次设计方法，实现乐曲播放器的设计。
可以通过LPM_ROM存储节拍音符数，装载多首乐曲供播放选择，可手动或自动选择歌曲。
三、实验设计思路/原理图主系统由三个模块组成，分别为NoteTabs、tonetaba、SPEAK三个功能模块；如下图所示：下面分别来介绍这三个模块的功能：1) 音符的频率由SPEAK（数控分频器）得到，由其clk端输入一具有较高频率（实验箱上6MHz效果不错）的信号，通过SPEAK分频后由SPEAKER输出，由于直接从数控分频器中出来的输出信号是脉冲极窄的脉冲式信号为有利于驱动扬声器，再进行2分频，然后送到输出端；2) 音符的持续时间根据乐曲的速度即每个音符的节拍数来确定。
tonetaba模块的功能首先是为SPEAK提供决定所发音符的分频预置数，而此数在SPEAK输入口停留的时间即为此音符的节拍值，每一音符的停留时间由音乐节拍和音调发生器模块NoteTabs的clk的输入频率共同决定；3) 音符数据ROM的地址发生器。
在NoteTabs中设置了一个10位二进制计数器，最大计数值为1014，作为音符数据ROM的地址发生器。
这个计数器的计数频率选为4Hz，即每一计数值的停留时间为0.25秒，恰为当全音符设为1秒时，四四拍的4 分音符持续时间。
随着NoteTabs 中的计数器按4Hz 的时钟速率做加法计数时，即随地址值递增时，音符数据将从ROM 中通过q 端口输出到tonetaba 模块，乐曲就这样连续地演奏起来了。
原理图如下：四、实验程序1、NoteTabs模块1）可供选择控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count ISPORT(CLK,RST:IN STD_LOGIC;SEC:IN STD_LOGIC_VECTOR(1 DOWNTO 0);--选择控制；CQ: OUT STD_LOGIC_VECTOR(9 DOWNTO 0));--控制输出；END;ARCHITECTURE BEHAV OF count ISBEGINPROCESS(CLK,RST,SEC)VARIABLE CQI:STD_LOGIC_VECTOR(9 DOWNTO 0);BEGINIF CQI=1015 OR RST='1' THEN CQI:=(OTHERS=>'0');--复位或计数溢出；ELSIF CLK'EVENT AND CLK='1' THENCASE SEC ISWHEN "00"=>IF CQI<1014 THEN—SEC为00时正常播放乐曲；CQI:=CQI+1;ELSE CQI:=(OTHERS=>'0');END IF;WHEN "01"=>IF CQI>135 THEN-- SEC为01时播放第一首乐曲；CQI:=(OTHERS=>'0');ELSE CQI:=CQI+1;END IF;WHEN "10"=>IF CQI<135 OR CQI>551 THEN -- SEC为10时播放第二首乐曲；CQI:="0010010000";--从144开始计数；ELSE CQI:=CQI+1;END IF;WHEN "11"=>IF CQI<551 THEN—SEC为11时播放第三首乐曲；CQI:="1000110000";--从560开始计数；ELSE CQI:=CQI+1;END IF;END CASE;END IF;CQ<=CQI;END PROCESS;END BEHAV;2）ROM地址发生器LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.all;ENTITY music ISPORT(address : IN STD_LOGIC_VECTOR (9 DOWNTO 0);inclock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (4 DOWNTO 0));END music;ARCHITECTURE SYN OF music ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (4 DOWNTO 0);COMPONENT lpm_romGENERIC (intended_device_family : STRING;lpm_address_control : STRING;lpm_file : STRING;lpm_outdata : STRING;lpm_type : STRING;lpm_width : NATURAL;lpm_widthad : NATURAL);PORT (address : IN STD_LOGIC_VECTOR (9 DOWNTO 0);inclock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (4 DOWNTO 0));END COMPONENT;BEGINq<= sub_wire0(4 DOWNTO 0);lpm_rom_component : lpm_romGENERIC MAP (intended_device_family => "ACEX1K",lpm_address_control => "REGISTERED",lpm_file => "music.mif",lpm_outdata => "UNREGISTERED",lpm_type => "LPM_ROM",lpm_width => 5,lpm_widthad => 10)PORT MAP (address => address,inclock => inclock,q => sub_wire0);END SYN;3）NoteTab顶层文件LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY work;ENTITY NoteTabs ISport(CLK，RST: IN STD_LOGIC;SEC : IN STD_LOGIC_VECTOR(1 downto 0);q : OUT STD_LOGIC_VECTOR(4 downto 0));END NoteTabs;ARCHITECTURE bdf_type OF NoteTabs IScomponent musicPORT(inclock : IN STD_LOGIC;address : IN STD_LOGIC_VECTOR(9 downto 0);q : OUT STD_LOGIC_VECTOR(4 downto 0));end component;component countPORT(CLK，RST : IN STD_LOGIC;SEC : IN STD_LOGIC_VECTOR(1 downto 0);CQ : OUT STD_LOGIC_VECTOR(9 downto 0));end component;signal SYNTHESIZED_WIRE_0 : STD_LOGIC_VECTOR(9 downto 0);BEGINb2v_inst : musicPORT MAP(inclock => CLK,address => SYNTHESIZED_WIRE_0,q => q);b2v_inst1 : countPORT MAP(CLK => CLK,RST => RST,SEC => SEC,CQ => SYNTHESIZED_WIRE_0);END;2、tonetaba模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tonetaba ISPORT(Index:IN STD_LOGIC_VECTOR(4 DOWNTO 0);--ROM存储器中音符输入；Code:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);——音符HML:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--高低音TONE:OUT STD_LOGIC_VECTOR(14 DOWNTO 0));--分频预置数END;ARCHITECTURE BEHAV OF tonetaba ISBEGINPROCESS(Index)BEGINCASE Index ISWHEN "00000"=>TONE<="000000000000000";Code<="0000";HML<="0000";WHEN "00001"=>TONE<="101100110010101";Code<="0001";HML<="0001";--低1音预置数22933 WHEN "00010"=>TONE<="100111111001111";Code<="0010";HML<="0001";--低2音预置数20431 WHEN "00011"=>TONE<="100011100011010";Code<="0011";HML<="0001";--低3音预置数18202 WHEN "00100"=>TONE<="100001100011101";Code<="0100";HML<="0001";--低4音预置数17181 WHEN "00101"=>TONE<="011101111001011";Code<="0101";HML<="0001";--低5音预置数15307 WHEN "00110"=>TONE<="011010101000100";Code<="0110";HML<="0001";--低6音预置数13636 WHEN "00111"=>TONE<="010111101110101";Code<="0111";HML<="0001";--低7音预置数12149 WHEN "01000"=>TONE<="010110011001011";Code<="0001";HML<="0010";--中1音预置数11467 WHEN "01001"=>TONE<="010011111101000";Code<="0010";HML<="0010";--中2音预置数10216 WHEN "01010"=>TONE<="010001110001010";Code<="0011";HML<="0010";--中3音预置数9098 WHEN "01011"=>TONE<="010000110001110";Code<="0100";HML<="0010";--中4音预置数8590 WHEN "01100"=>TONE<="001110111100101";Code<="0101";HML<="0010";--中5音预置数7653 WHEN "01101"=>TONE<="001101010100010";Code<="0110";HML<="0010";中6音预置数--6818 WHEN "01110"=>TONE<="001011110111010";Code<="0111";HML<="0010";中7音预置数--6074 WHEN "01111"=>TONE<="001011001101011";Code<="0001";HML<="0100";高1音预置数--5739 WHEN "10000"=>TONE<="001001111110100";Code<="0010";HML<="0100";高2音预置数--5108 WHEN OTHERS => NULL;END CASE;END PROCESS;END;3、SPEAK模块LIBRARY IEEE;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SPEAK ISPORT(CLK:IN STD_LOGIC;Tone:IN STD_LOGIC_VECTOR(14 DOWNTO 0);--预置分频系数CQ:OUT STD_LOGIC);--音符输出END;ARCHITECTURE BEHAV OF SPEAK ISSIGNAL N:STD_LOGIC;BEGINPROCESS(Tone)VARIABLE Count11:STD_LOGIC_VECTOR(14 DOWNTO 0);--15位可预置计数器；BEGINIF CLK'EVENT AND CLK='1' THENIF Count11=Tone THEN Count11:="000000000000000";N<='1';ELSE Count11:=Count11+1;N<='0';END IF;END IF;END PROCESS;PROCESS(N)VARIABLE COUNT2:STD_LOGIC;BEGINIF N'EVENT AND N='1'THEN COUNT2:=NOT COUNT2;--将输出再2分频，展宽脉冲，使扬声器有足够的功率；IF COUNT2='1'THEN CQ<='1';ELSE CQ<='0';END IF;END IF;END PROCESS;END;五、实验步骤1、建立工作库文件和编辑设计文件（1）在D盘新建一个文件夹用来保存工程文件（2）打开QuartusⅡ8.0软件，选择菜单File->New->VHDL File，点击OK后在打开的界面下输入已经设计好的程序。
EDA实验 乐曲播放器设
实验六乐曲播放器设一、实验目的（1）进一步熟练EDA设计流程、系统仿真及硬件测试分析。
（2）学习多层次的设计方法，掌握基本的VHDL语言的设计方法。
（3）学习利用LPM（Library of Parameterized Modules 参数可设置模块库）进行设计。
（4）通过设计乐曲播放增加学生对EDA技术的了解。
二、实验内容与要求使用层次化设计方法，实现乐曲播放器功能，乐曲选取《梁祝》中化蝶部分。
可通过LPM_ROM存储节拍音符数，装载多首乐曲播放器供选择。
三、设计思路/原理图组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素，发音频率值可以查阅相关资料，产生各音符所需的频率可通过分频器实现。
所选乐曲为《梁祝》中化蝶部分及欢乐颂部分，其数字简谱可在相关资料查得。
由于各音符对应的频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。
若分频器时钟频率过低，则由于分频系数过小，四舍五入取整后的误差较大；若时钟频率过高，虽然误差变小，但会增加分频器的分频级数。
实际的设计应综合考虑两方面的因素，在尽量减小频率误差的前提下取合适的时钟频率。
本文设计的乐曲发生器选取6mhz的基准频率。
所选乐曲最小节拍为1／4拍，将1拍的时间长度定为1s，则只需要再提供一个4Hz 的时钟频率即可产生1／4拍的时长。
演奏的时间控制通过记录来完成，对于占用时间较长的节拍(一定是1／4拍的整数倍），如2／4拍，只需将该音符连续记录2次即可。
设计采用层次化设计方法，其关键是如何获取发音频率值和其持续时间及通过硬件的手段实现乐曲演奏效果，因此要求程序主要有三个模块：1、speakera 模块音符频率产生模块，即数控分频器。
由于直接从数控分频器中出来的输出信号时脉宽极窄的脉冲式信号，为有效的驱动扬声器，需重新加个D触发器以均衡其占空比，但是频率变为1/2。
其分频比由11位的预置数决定，分频预置值由tonetaba模块提供。
EDA课程设计——乐曲硬件演奏电路资料
«电子技术基础皿》项目设计报告课程名称____________________________任课教师____________________________设计题目乐曲硬件演奏电路设计班级姓名学号成绩日期题目分析1■设计要求利用FPGA，设计一硬件乐曲硬件演奏电路，能够利用硬件电路，自动播放音乐。
2■题目分析乐曲是由一连串的音符组成，而每个音符的发音频率值及其持续时间是乐曲能连续演奏所需的两个基本因素。
所以，设计音乐发生电路，需要得到相应音符的频率值，及其持续时间。
如果能够得到这两个基本元素，利用程序来控制FPGA 某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。
所以，获取这两个要素是本实验的关键。
(1) 频率值频率的高低决定了音调的高低。
由于乐曲都是由一连串的音符组成，因此按照乐曲的乐谱，依次输出这些音符相对应的频率，就可以在蜂鸣器上连续地发出各个音符的音调。
简谱的音名与频率的关系如下表：表1简谱中的音名与频率的关系这次设计中所演奏的乐曲的最短的音符为四分音符，如果将全音符的持续时间设为1s 的话，那么一拍所应该持续的时间为0.25秒，则只需要再提供一个4Hz 的时钟频率即可产生四分音符的时长。
系统工作时就按4Hz的频率依次读取简谱，当系统读到某个音符的简谱时就对应发这个音符的音调，持续时间为0.25秒，如果在曲谱文件中某个音符为三拍音长，只要将该音符连续书写三遍，系统读乐曲文件的时候就会连续读到三次，也就会发三个0.25秒的音长，这时我们听上去就会持续了三拍的时间，这样就可以控制音乐的音长了。
二、设计方案1■顶层实体描述音乐播放器，是能够演奏一曲完整的乐曲，在外部时钟的作用下，产生相应频率的方波信号，即在乐曲中对应相应的音符。
并且信号要持续一定的时间，即对应乐曲中的节拍。
得到了音调和节拍后，就可以组成相应的乐曲了。
138个音符，所以此计Music 模块存放乐曲的音符数据。
EDA音乐播放器详解
EDA技术及应用课程设计说明书 2013 届电子信息工程专业 1班级题目音乐播放器学号姓名指导教师二О一五年 6 月25 日一、音乐播放器基本原理1 硬件电子琴设计原理乐曲演奏的原理是：由于组成乐曲的每个音符的频率值（音调）及其持续时间（音长）是乐曲演奏的2个基本数据，因此需要控制输出到扬声器的激励信号的频率高低和该频率信号持续的时间。
频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率对应关系在后面将给出。
所有不同频率的信号都是从一基准频率分频而得来的，由于音阶频率多为非整数，而分频系数有不能为小数，故必须将计算得到的分频数进行向下取整，基准频率和分频系数应综合考虑加以选择，从而保证音乐不会走调。
如在48MHz 时钟下，中音1（对应的频率值是523.3Hz）的分频系数应该为：48000000/(2*523.3)=45863，这样只需对系统时钟进行45863次分频即可得到所要的中音M1（分频系数计算公式为D=F/2K，由于F/2K之后，会使分频系数D变小，所以功能模块中语句：beep_r<=!beep_r，使得输出取反，K=F/2count_end，消除了前面除以2K的影响）。
2 乐曲自动演奏设计原理硬件电路和自动演奏的原理同硬件电子琴实验原理类似。
至于其他音符，同样可由一式求出对应的分频系数。
在程序中设置一个状态机，每250ms改变一个状态（即一个节拍），组成乐曲的每个音符的频率值（音调）相对应于状态机的每一个状态。
只要让状态机的状态按顺序转换，就可以自动演奏播放音乐了。
《欢乐颂》乐曲的简谱如图所示：3 消抖原理作为机械开关的键盘，在按键操作时，由于机械触点的弹性及电压突跳等原因，在触点闭合或开启的瞬间会出现电压抖动，实际应用中如果不进行处理将会造成误触发。
由于这里是低电平表示按键按下，所以按键去抖动的关键在于提取稳定的低电平状态，虑除前沿、后沿抖动毛刺。
对于一个按键信号，可以用一个脉冲对他进行取样，如果连续三次取样为低电平，可以认为信号已经处于键稳定状态，这时输出一个低电平按键信号。
EDA课设设计简易音乐播放器
1 引言VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。
利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。
突出了其作为硬件描述语言的良好的可读性、可移植性和易读性等优点。
本文基于FPGA开发系统，在QuartusII 7.2软件平台上，完成了简易多功能信号发生器电路的设计和与仿真，并下载到试验箱进行硬件实现。
首先，本文介绍了QuartusII 7.2软件的基本使用方法和VHDL硬件描述语言的特点，采用VHDL 硬件描述语言描述简易信号发生器，完成对电路的功能仿真。
在设计过程中，重点探讨了简易信号发生器设计思路和功能模块划分。
然后，初步探讨了电路逻辑综合的原理，该软件对简易多功能信号发生器电路进行了逻辑综合。
最后，使用EDA实验开发系统进行电路的下载和验证。
验证结果表明设计的简易简易信号发生器完成了预期的功能。
简易多功能信号发生器是信号发生器的一种，在生产实践和科研领域中有着广泛的应用。
在研制、生产、测试和维修各种电子元件、部件以及整机设备时，都需要有信号源，由它产生不同频率不同波形的电压、电流信号并加到被测器件或设备上，用其他仪器观察、测量被测仪器的输出响应，以分析确定它们的性能参数。
信号发生器是电子测量领域中最基本、应用最广泛的一类电子仪器。
它可以产生多种波形信号,如正弦波,三角波,方波和锯齿波等,因而广泛用于通信、雷达、导航、宇航等领域。
本设计是采用VHDL来实现的简易乐曲演奏器。
它能实现自动演奏已存歌曲和手动演奏简易乐曲。
且要求实现如下功能：(1)通过按键输入来控制音响声音；(2)演奏时可以通过按键选择是手动演奏还是自动演奏，手动演奏是通过按键进行简易乐曲的演奏，自动演奏则是演奏已存入的固定乐曲；(3)至少保存一首自动演奏的乐曲，且自动演奏的乐曲能重复播放；(4)进行手动演奏和自动演奏时，数码管上要同时能显示演奏乐曲的乐谱；(5)扩展功能（选作）自动播放时，设置低速，中速，快速控制键，能实现乐曲不同速度的播放。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《在系统编程技术》项目设计报告课程名称在系统编程技术任课教师设计题目乐曲硬件演奏电路班级09电子信息工程（1）班姓名学号成绩日期2012年6月6日目录1题目分析 (1)2设计方案 (1)2.1顶层实体描述 (1)2.2模块划分 (2)2.3模块描述 (2)2.3.1音乐节拍和音调发生器模块:noteabs (2)2.3.２音乐谱对应分频预制数查表电路模块:tonetaba (4)2.3.2音乐符数控11分频电路模块:SPEAKERA (4)2.4顶层电路图 (5)3方案实现 (6)3.1模块仿真及实现 (6)3.1.1 tonetaba模块 (6)3.1.2 speakera模块 (6)3.1.3 noteaba模块 (7)3.2顶层电路仿真及实现 (7)4硬件测试及说明 (8)5结论 (8)6课程总结 (8)7附录：程序代码 (9)乐曲硬件演奏电路1题目分析本设计要求完成简单乐曲的播放，同时可以实现对乐曲播放的播放及暂停控制，以及歌曲选择的控制。
为了达到以上要求，本设计选择了FPGA来实现。
乐曲播放的基本要素就是节拍和音阶，而音阶对应不同的频率，节拍对应音阶的持续时间。
本设计通过定制LPM-ROM在不同的地址段存储两首不同音乐数据，通过按键切换歌曲。
ROM中的数据，以一定的时间（即节拍）读出，用数控分频的原理得出相应频率，驱动扬声器发出对应的音阶，从而来实现完整乐曲的播放。
2设计方案2.1顶层实体描述乐曲播放器顶层实体songer由4个输入、3个输出组成。
其中len使能信号输入端，具有播放停止功能：当len输入高电平时顺序播放音乐，输入低电平时停止；lxz是选择信号输入端，在使能信号len输入高电平时，根据lxz输入的高低电平播放不同的音乐。
CLK8HZ输入端输入8HZ的时钟信号，用于产生节拍基准，CLK12MHZ输入端输入12MHZ的时钟信号，用于实现分频音阶；CODE1[3..0]输出端输出与演奏发音相对应的简谱码；HIGH1是高八度音指示信号输出端，SPKOUT是声音输出端口，驱动扬声器播放音乐。
图1 顶层实体2.2模块划分按照顶层实体描述，本设计将乐曲播放器系统分为三个模块：ROM 地址发生器，分频查找表和数控分频器。
由自顶向下设计思想设计如下图：图2 模块划分2.3模块描述2.3.1音乐节拍和音调发生器模块:noteabsnoteabs 地址发生器模块中包含有一个4位二进制计数器(计数最大值为256)的ROM ，其作为音符数据ROM 的地址发生器。
每来一个时钟脉冲信号(clk)，4位二进制计数器就计数一次，ROM 文件中的地址也就随着递增，音符数据ROM 中的音符也就一个接一个连续的取出来了。
在地址发生器的VHDL 设计中，这个计数器的计数频率选为4Hz ，即每一计数值的停留时间为0.25秒，恰为当全音符设为1秒，四四拍的4分音符持续时间。
例如，地址发生器在以下的VHDL 逻辑描述中，“梁祝”乐曲的第一个音符为“3”，此音在逻辑中停留了4个时钟节拍，即1秒时间。
那么相应随着程序[4]中的计数器按4Hz 的时钟频率作加法计数时，即随地址递增时，将从音符数据ROM 中将连续取出4个音符“3”通过toneindex[3..0]端口输向分频预置数模块。
这样梁祝乐曲中的音符就一个接一个的通过toneindex[3..0]端口输向分频预置数模块。
en 为noteabs 模块的使能端，当en 为高电平时，noteabs 开始工作；xz 为歌曲选择端，当xz 为高电平时，选择歌曲2，反之，选择歌曲1；歌曲选择的原理即是，在ROM 中不同的地址段存储不同的歌曲，当播放歌曲时选择相应的地址段；在本设计中，前１３８中存储的为《梁祝》，后１１７存储的为《送别》。
ROM 的定制：在QUARTUS||中编辑.mif 文件。
首先在File 菜单下的New 菜单上选择Text Editor File 命令，进入文本编辑器，然后输入以上格式的数据文件。
文件中的关键词WIDTH 设置ROM 的数据宽度；DEPTH 设置ROM 数据的深度，即4位数据的乐曲播放器 ROM 地址发生器 分频查找表 数控分频器数量，文件中设置的256等效于8位地址线宽度；ADDRESS-RADIX=DEC和DATA-RADIX=DEC表示设置地址和数据的表达式格式都是十进制；地址/数据表以CONTENT BEGIN开始，以END结束；其中的地址/数据表达方式是冒号左边写ROM 地址值，冒号右边写对应此地址放置的十进制数据，如46：9，表示46为地址，9为该地址中的数据。
这样每读到一个地址，即可输出其相应的数据。
文件编辑好后，保存时取文件名为“MUSIC.mif”，存盘的路“F:\huchuanshu0905071022\MUSIC\MUSIC.mif”。
图3 noteabs实体描述图4 ROM实体描述表1ROM数据表2.3.２音乐谱对应分频预制数查表电路模块:tonetaba音乐谱分频预置数模块是乐曲简谱码对应的分频预置数查表电路。
它提供了每个音符所对应的分频预置数，即给数控分频模块提供计数初值。
在这个模块的VHDL逻辑描述中设置了四四拍乐曲中全部音符所对应的分频预置数，共13个，每一音符的停留时间由音乐节拍和地址发生器模块的时钟（Clk）的输入频率决定，在此为4Hz。
这13个值的输出由程序[3]的4位输入值index[3..0]确定。
输向程序[4]中index[3..0]的值又由地址发生器模块的输出toneindex[3..0]的输出值和持续时间决定。
模块的功能是输出各个音符所对应的分频预置数，即当index是“0000”，tone输出为2047，即休止符的分频预置数；当index是“0101”时， tone输出为1197即低音5的分频预置数；当index是“1111”时， tone输出为1728即高音1的分频预置数等等其它状态时，tone分别输出相应音符的分频预置数。
图5 toneaba实体描述2.3.2音乐符数控11分频电路模块:SPEAKERA音符的频率由数控分频模块获得，这是一个数控分频电路。
它是由一个初值可变的加法计数器构成。
该计数器的模为2047，当计数器记满时，计数器产生一个溢出信号FULL，此溢出信号就是用作发音的频率信号。
在计数器的输入端给定不同的初值，而此预置数就是表1中的计数初值，就可得到不同音符的发音频率信号。
它计满时所需要的计数初值可由下式来表示。
计数初值（Tone）=2047-分频系数而分频系数又可有下式来求：分频系数=基准频率/音符的发生频率低音时Tone值小，分频系数大，溢出信号周期长，扬声器发出的声音低，Tone随音乐的乐谱变化大，自动控制分频比，实现了数控分频，发生信号的频率与音调Tone成正比。
这就是利用数控分频器自动演奏音乐的原理。
时钟（Clk）端输入的是在十六进制模块里对12MHz的信号进行16分频得到的750KHz，750KHz的信号根据分频预置数模块中所提供的计数初值，分别得出相应音符频率的两倍值。
此时从数控分频器中出来的输出信号是脉宽极窄的脉冲式信号，为了有利于驱动扬声器，需另加一个D触发器以均衡其占空比，这时的频率就变为原来的1/2，刚好就是相应音符的频率。
数控分频模块中对Clk输入信号的分频比由11位预置数tone[10..0]决定。
Fout的输出频率将决定每一个音符的音调，这样，分频计数器的预置值tone[10..0]与Fout 的输出频率就有了对应关系。
例如在分频预置数模块中若取tone[10..0]=1036，将发出音符为“3”音的信号频率。
图6 speakera 实体描述表2各个音符的频率及其对应的分频系数（基准频率375KHz ）2.4顶层电路图当一个4Hz 的时钟脉冲来到时，乐谱发生器模块输出一个音符数据给分频系数模块，分频系数模块输出此音符相应的分频系数，将分频系数送给数控分频器模块，当12MHz 的时钟脉冲来到时，数控分频器就根据分频系数输出相应的频率(即此音符所对应的发生频率)给扬声器，扬声器就可发出对应音符的声音来.连续的4Hz 的时钟脉冲就将乐谱发生器里所存储的音符数据一个接一个的送给了分频系数模块，再经过数控分频模块,最后扬声器一个接一个的发出音符数据所对应的声音来。
曲子也就流畅的播放出来了，当乐曲一遍演奏完成后，乐曲发生器能自动从头开始循环演奏，按下lxz 键时播放第二首歌，按下len 键时停止播放歌曲。
音符名 频 率(Hz) 分频系数计数初值 音符名 频 率(Hz) 分频 系数 计数 初值 休止符 375000 02047 中音4 796.178 468 1579 低音1 294.349 1274773 中音5 882.353 425 1622 低音2 330.396 1135912 中音6 989.446 379 1668 低音3 370.92 10111036 中音7 1136.363 330 1717 低音4 386.598 9701077 高音1 1175.549 319 1728 低音5 394.737 9501197 高音2 1353.790 277 1770 低音6 495.376 7571290 高音3 1512.097 248 1799 低音7 555.56 6751372 高音4 1609.442 233 1814 中音1 588.697 6371410 高音5 1802.884 208 1839 中音2 638.84 5871480 高音6 2027.027 185 1862 中音3 742.574 505 1542 高音72272.727 165 1882图7 顶层电路图3方案实现3.1模块仿真及实现3.1.1 tonetaba模块(1)仿真波形本模块由VHDL程序设计（代码见附录），编译成功后选择目标芯片EP1C3T144-C8，然后进行仿真，结果如下：图8 tonetaba仿真图（2）仿真结果分析tonetaba 分频预置数模块的功能是输出各个音符所对应的分频预置数，由上面的仿真波形图可看到若当index是“0001”，tone输出为773，即低音‘1’的分频预置数；当index是“0010”时， Tone输出为912，即低音‘2’的分频预置数；此时high为0；当index是“1000”时， Tone输出为1410即高音‘1’的分频预置数，此时high为1；其他情况也满足，音阶对应相应频率。
3.1.2 speakera模块（1）仿真波形本模块由VHDL程序设计（代码见附录），编译成功后选择目标芯片EP1C3T144-C8，然后进行仿真，结果如下：图9 speakera仿真图（2）仿真结果分析spks的输出频率决定每一音符的音调，tone为773时对应的分频系数为1294即294.349HZ。