一种适用于DSP的安全模块的设计

一种适用于DSP的安全模块的设计
余国义;李皓;刘国希;邹雪城;付秋
【期刊名称】《微电子学与计算机》
【年(卷),期】2009(0)7
【摘要】为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制.然后采用流水线技术对这种安全机制进行了硬件实现.利用Xilinx公司Virtex5系列的xc5vlx30-3ff324FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gb/s,满足DSP高实时性和大数据吞吐量的应用要求.
【总页数】4页(P1-4)
【关键词】DSP;FPGA;AES;总线加密;完整性检测;流水线技术
【作者】余国义;李皓;刘国希;邹雪城;付秋
【作者单位】华中科技大学电子科学与技术系
【正文语种】中文
【中图分类】TP309
【相关文献】
1.一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计 [J], 苏叶华;刘建;陈杰
2.一种适用于SKA低频孔径阵列的接收模块设计 [J], 陶小辉;李庄;荣大伟;姜力晖;曹锐
3.一种基于DSP的莫尔斯电报收发模块设计 [J], 沈旭;贺健
4.一种适用于蓄电池电力工程车的模块化牵引逆变器设计及结构仿真研究 [J], 苗壮;杨建宇;柏朝辉
5.一种适用于多核DSP片外扩展的网络接口的设计 [J], 方幸福;梁利平
因版权原因，仅展示原文概要，查看原文内容请购买。