数字电路1-2

合集下载

数字电路与逻辑设计(第二版)章图文 (2)

第2章组合逻辑电路
第2章组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用于中、小规模集成电路中。TTL门电路有74（商用）和54（军用）两大系列,每个系列中又有若干子系列,例如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变为低电平时,输入脉冲的指定参考点（一般为中点）到输出脉冲的相应指定参考点的时间。tPLH指输出由低电平变为高电平时,输入脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标准TTL系列门电路典型的传输延时为11ns;高速TTL系列门电路典型的传输延时为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可能把它当作0,也可能把它当作1，而当逻辑电路因所接负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed

数字电路_2数制和编码

? 数字编码是用一串数字代表一个汉字。最常用的是区位码。它是把国标码的每一个字节减去 00100000得到的，高字节称为区码，低字节称为位码。
? 区位码——GB 2312的所有字符分布在一个94行×94列的二维平面内，行号称为区号，列号称为位号。区号和位号的组合就可以作为汉字字符的编码，称为汉字的区位码。
加法
减法
十六进制
? 由于二进制数在使用时位数太长，不容易记忆，所以又推出了十六进制数。 ? 十六进制数有两个基本特点：
? 它由十六个字符 0～9以及A，B，C，D，E，F组成（它们分别表示十进制数 10～15）；
? 十六进制数运算规律是逢十六进一，即基 R=16=2 4，通常在表示时用尾部标志 H或下标 16以示区别。例如：十六进制数 4AC8可写成（ 4AC8 ）16，或写成 4AC8H 。
B表示。例如：二进制数 10110011 可以写成（ 10110011 ）2，或写成 10110011B ? 对于十进制数可以不加注基数；
十进制
(D) 0 1 2 3 4
56
7
8
9 10
二进制 (B) 0 1 10 11 100 101 110 111 1000 1001 1010
计算机采用二进制数
(101.11)B＝ 1×22 ＋0×21＋1×20＋1×2－1＋1×2－2 ＝(5.75)D
各数位的权是２的幂
十进制数 →二进制数将整数部分和小数部分分别进行转换。
整数部分 ---除2取余，逆序排列 ; 合并
小数部分 ---乘2取整，顺序排列。
? 十进制数 44.375 转换成二进制等于多少？
(44.375)D＝(？)B
十六进制数 →二进制数
? 十六进制数转换为二进制数时正好与上面所述相反，只要将每位的十六进制数对应的 4 位二进制写出来就行了。

(数字电子技术基础)第2章. 门电路

（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)，每片组件内包含10~100 10~100个元件 Integration)，每片组件内包含10~100个元件 10~20个等效门个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)，每片组件内含1000~100 000个 Integration)，每片组件内含1000~100 000个元件( 100~1000个等效门个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)，每片组件内含100 000个元件 Integration)，每片组件内含100 000个元件 1000个以上等效门个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义输入为低电平时流入输入端的电流-1 入端的电流 .4mA。。输入为高电平时流入输入端的电流几十几十μ 。入端的电流几十μA。当 IOL> IOL(max)时，输出不再是低电平。不再是低电平。当 IOH >IOH(max)时，输出不再是高电平。不再是高电平。

数字电路基础知识部分(第二章)

练习一、一、填空题1、模拟信号是在时间上和数值上都是变化的信号。

2、脉冲信号则是指极短时间内的电信号。

3、广义地凡是规律变化的，带有突变特点的电信号均称脉冲。

4、数字信号是指在时间和数值上都是的信号，是脉冲信号的一种。

5、常见的脉冲波形有，矩形波、、三角波、、阶梯波。

6、一个脉冲的参数主要有、tr 、、T P 、T 等。

7、数字电路研究的对象是电路的之间的逻辑关系。

8、电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于。

9、电容充放电结束时，流过电容的电流为0，电容相当于。

10、通常规定，RC 充放电，当t = 时，即认为充放电过程结束。

11、 RC 充放电过程的快慢取决于电路本身的，与其它因素无关。

12、 RC 充放电过程中，电压，电流均按规律变化。

13、理想二极管正向导通时，其端电压为0,相当于开关的。

14、在脉冲与数字电路中，三极管主要工作在和。

15、三极管输出响应输入的变化需要一定的时间，时间越短，开关特性。

16、选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（）个。

A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。

A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。

B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。

C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。

1.数字电路又称二值数字逻辑,对数字信号进行传递、变换、

2.数字电路的分类
① 按电路类型分类：组合逻辑电路时序逻辑电路
②按集成度分类（见下表）
③按半导体的导电类型分类 •双极型电路（MOS场效应管） •单极型电路（晶体管）
3. 数字系统
数字系统是由实现各种功能的逻辑电路互相连接构成的整体，它能交互式的处理用离散形式表示的信息。
从概念上讲，凡是用数字技术来处理和传输信息的系统都可以称为数字系统。本课程所指的数字系统，是指由数字逻辑电路构成的纯硬件数字系统。
4. 数字系统中的两种运算类型
算术运算和逻辑运算。
5.数字逻辑电路研究的主要问题
数字逻辑电路主要研究电路输出信号状态与输入信号状态之间的逻辑关系。它包含逻辑电路分析和逻辑电路设计两个方面的内容。理论基础是逻辑代数。
逻辑电路分析：是要了解一个给定电路所实现的逻辑功能；
逻辑电路设计：是根据实际问题提出的功能要求，构造出实现该功能的电路。
1.数字电路
又称二值数字逻辑，对数字信号进行传递、变
换、运算、存储以及显示等处理的电路。它们可以用电子器件的开关特性来实现。产生离散信号电压或数字电压。
离散信号电压或数字电压通常用逻辑电平来表示。例如，逻辑电平与电压值的关系可用下表来描述：
电压(V) +5 0
二值逻辑 1 0
电平
H(高电平) L(低电平)
2、可靠性高 •数字电路的抗干扰能力强，固而可靠。现在，越来越多的模拟产品被数字产品所替代，从手表到电视机、手机等等。
•在信号的传送过程中，数字传送比模拟传送也要可靠的多。
3、集成度高
8、数字电路的分析方法与测试技术
1 分析方法
•数字电路的研究对象是电路的输入与输出之间的逻辑关系； •三极管工作在开关状态，所以，分析方法不能再是模拟电路中的图解法、小信号模型分析法，而是采用布尔代数、真值表、卡诺图、逻辑表达式、逻辑图、时序图等。

数字电路第2章门电路

2）输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360

R较小时设：T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2

c1
T1
T2
R5

T3

T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压： vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时， VCE ≈ 0，C、 E极间电阻很小 0V 截止时， IC ≈ 0，C、 E极间电阻很大
C E
uO 0
相当于开关闭合
ui
饱和截止
+UCC RC
C E
uO UCC
避免！
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连接起来构成的门电路。简单、经济、功耗低，负载差。集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。

《数字电路-分析与设计》第二章习题及解答北京理工大学出版社

右边= A(BC+BC)+A(BC+BC)= ABC+ABC+ A(B+C)(B+C) =ABC+ABC+ABC+ABC=左边
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明：左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边右边= (AB+AB)1+(AB+AB)1= AB+AB=中间或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。用真值表法略。 2-10 用逻辑代数演算证明下列等式。

数字电路第2章习题解答

2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。 a、b两图常用于扩展输入端。能否用于扩展TTL电路？为什么？
F2 A B C D E
2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。
不能用于扩展TTL电路。在a图中，当C、D、E中有低电平输入时，分立元件与门输入到TTL电路的电平已大于其VILmax，在逻辑上可能相当于1，这样分立元件与门已实现不了 “与”功能了。
2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。
不能用于扩展TTL电路。在b图中，当C、D、E均为低电平时，三个二极管均截止，100kΩ电阻会使 TTL或非门输入相当于逻辑1，因而，分立元件或非门实现不了“或”运算。
2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
填空
采用5V电压供电的 CMOS门的抗干扰噪声容限比5V电压供电的TTL门的抗干扰噪声容限要（宽）。
TTL门带同类门的负载能力比CMOS门带同类门的负载能力要（弱）。
F(A,B,C,D) =∑m（3，5，6，7，10）约束条件：∑d（0，1，2，4，8）= 0。
用公式法化简函数 F ABCD ABD ACD
回答下列各题
•门电路组成的电路如图所示，请写出F1、 F2的逻辑表达式，当输入如图所示信号波形时，画出F1、F2端的波形。
A
&
1
C
EN
TTL
&

数字电路基础_D01-02数制与二进制编码

1.2数制与二进制编码1.2.1数制数制是构成多位数码中每一位的方法和由低位向高位的进位规则，它也是人们在日常生活和科学研究中采用的计数方法。

如十进制是人们常用的进位计数制，十二进制是日常钟表的计时制。

在计算机和数字通信设备中广泛使用二进制、八进制和十六进制计数制。

1.十进制在十进制中，每一位有0、l 、2、3、4、5、6、7、8、9十个数码，超过9的数应―逢十进一‖，即用多位数表示，这种方法称为位置计数法。

例如，十进制数328．25可写成：(328．25)l0＝3×102十2 X101十8×100十2×10-1十5×10-2上式各数位的乘数即102，101，100，10-1，l0-2称为各相应数位的―权‖，与―位权‖相乘的数称为系数。

因此，任意一个十进制数均可按权展开为∑--==110)10()(n m i i i k S (1-2-1)其中，K i 是第i 位的系数，它可以是0—9这十个数码中的任何一个，整数部分为n 位，小数部分为m 位。

式中使用的下脚注10表示括号中的数为十进制数，有时也可用D(decimal)代替。

若用N 取代上式中的10，即可得到任意进制(N 进制)的按权展开式为∑--==110)()(n m i i i N k N (1-2-2) 式中，(N)i 称为第i 位的权值。

2.二进制在数字系统中，广泛地采用二进制计数制。

主要原因是二进制的每一位数只有两种可能取值，即―0‖或―1‖，可以用具有两个不同稳定状态的电子开关来表示，使数据的存储和传送用简单而可靠的方式进行。

二进制数的特点是：(1)每位二进制数只有两个数码0或1；(2)二进制数的计数规则是―逢二进一‖，与十进制数一样，采用位置计数法表示。

二进制各位的―权‖是基数2的幂。

一个任意二进制数(S)2的按权展开式为(S)2＝K n-1 2 n-1十K n-2 2 n-2十··十K 1 2 1十K 0 2 0十K -1 2 -1十…十K -m 2 –m (1-2-3)式中，K i 、n 、m 的定义与十进制相同，只是K i 的取值为0或1，二进制有时用B(Binary)表示。

数字电路习题-第二章

第二章逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。

通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。

第一节基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。

输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。

输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。

2．TTL 与非门的电路特性及主要参数（1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。

（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。

当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。

（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。

若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。

若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。

通常R OFF ≤0.7K Ω，R ON ≥2K Ω。

（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。

N O 越大，说明门的负载能力越强。

（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。

数字电路第2章逻辑代数基础及基本逻辑门电路

AB＋AC＋ABC＋ABC = = AB＋ABC）＋（AC＋ABC）（ = AB＋AC
（5）AB＋A B = A （6）（A＋B）（A＋B ）＝A 证明：（A＋B）（A＋B ）＝A＋A B＋AB＋0 A（＋B＋B） = 1 JHR A =
二、本章教学大纲基本要求熟练掌握： 1.逻辑函数的基本定律和定理；门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。理解：逻辑、逻辑状态等基本概念。三、重点与难点重点：逻辑代数中的基本公式、常用公式、基本定理和基本定律。
JHR
难点：
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义：灯“亮”为逻辑“1”，灯“灭”为逻辑“0” 开关“通”为逻辑“1”，开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L＝A·B 多变量时或读作或 L＝AB L＝A·B·C·D… L＝ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律：有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则在任一逻辑等式中，若将等式两边出现的同一变量同时用另一函数式取代，则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩根定理 A＋B = A ⋅ B 若将此等式两边的B用B＋C 取代，则有

数字电路第二章门电路

DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通，输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ；负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正向电压后可产生漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

数字电路与逻辑设计2寄存器移位寄存器

息旳代码。
并行读出脉冲必须在经过5个移存脉冲后出现，而且和移存脉冲出现旳时间错开。
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
分析：假设串行输入旳数码为10011（左边先入）
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
工作过程： ①在开启脉冲和时钟ＣＰ作用下，执行并
行置入功能。片ⅡＱ３＝ＤＩ６。 ②开启脉冲消失，在ＣＰ作用下，因为标志位０
旳存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ＝１，执行右移移位寄存功能。 ③后来在移存脉冲作用，并行输入数据由片Ⅱ旳Ｑ３逐位串行输出，同步又不断地将片Ⅰ旳串行输入端Ｊ，Ｋ＝１旳数据移位寄存到寄存器。
末级输出反相后，接到串行输入端。
Q3Q2Q1Q0
1
0000
0001
0011
0111
∧
Q0Q 1Q2Q 3
CP D SR
74194
S0
1
S1
0
RD D 0 D 1 D2 D 3 D SL
1000
1100
1110
1111
0010
0101
1011
0110
清零
1001 0100
1010
1101
移位寄存器构成旳移位计数器
异步清零同步置数
高位向低位移动(左移) 低位向高位移动(右移)
保持
3 、用集成移位寄存器实现任意模值旳计数分频

数字电路第二讲

& 例2.7 写出如右图所示逻辑图的函数表达式。 ≥1 L 解：该逻辑图是由基本的 1 A “与”、“或”逻辑符号组成 & 的，可由输入至输出逐步写出 1 B 逻辑表达式：
A B C
& & & ≥1 L
L AB BC AC
（1-22）
5 从波形图写出逻辑式
由波形图列出真值表，再依据真值表写出逻辑式
（1-24）
1.最小项及逻辑函数的最小项之和的标准形式
1）逻辑函数的最小项
在一个具有 n 变量的逻辑函数中，如果一个与
项包含了所有 n 个的变量，而且每个变量都是以原变量或是反变量的形式作为一个因子仅出现一次，那么这样的与项就称为该逻辑函数的一个最小项。对于 n 个变量的全部最小项共有 2n 个。
（1-23）
三、逻辑函数的两种标准形式
• 对于一个任意的逻辑函数通常有“积之和”与
“和之积”两种基本表达形式，且其表达形式并不是唯 F AB ABC C 一的，如是“积之和”的形式，又称“与—或”表达式； • 而 F ( A B)(B C ) 则是“和之积”的形式，又称“或—与”表达式。但一个逻辑函数的标准形式却是唯一的，逻辑函数标准形式的唯一性给用图表方法化简函数提供了方便，并且建立了逻辑函数与真值表的对应关系。
为0。
（4）对于变量的任一组取值，全体最小项的和为1。
（1-30）
例1 将
L( A, B, C ) AB AC
化成最小项表达式
L( A, B, C ) AB(C C ) A( B B)C
ABC ABC ABC ABC
= m7＋m6＋m3＋m5
m (7, 6, 3, 5)

数字电路与逻辑设计(第二版)习题电子版

第一章习题1-1 将下列十进制数转换为二进制数、八进制数和十六进制数。

（1）2210 （2）10810 （3）13.12510 （4）131.62510 1-2 将下列二进制数转换为十进制数、八进制数和十六进制数。

（1）1011012 （2）111001012 （3）101.00112 （4）100111.1012 1-3 将下列八进制数转换为十进制数、二进制数和十六进制数。

（1）168 （2）1728 （3）61.538 （4）126.7481-4 将下列十六进制数转换为十进制数、二进制数和八进制数。

（1）2A 16 （2）B2F 16 （3）D3.E 16 （4）1C3.F916 1-5用真值表证明下列逻辑函数等式。

（1） A(B+C)=AB+AC （2） A+BC=(A+B)(A+C)（3） A +B ̅̅̅̅̅̅̅̅=A B ̅ （4） AB̅̅̅̅=A +B ̅ （5） A+BC̅̅̅̅+A BC=1 （6） A B ̅+A B=AB +AB ̅̅̅̅̅̅̅̅̅̅̅̅ （7） A ⨁B=A ⨁B̅ （8） A B̅+B C +C A =A B+B ̅C+C A 1-6利用逻辑代数公式证明下列逻辑等式。

（1） A+A B+B ̅=1 （2） A+B A +CD ̅̅̅̅̅̅̅̅̅̅=A （3） AB+A C+B̅C =AB+C （4） A B ̅+A +C ̅̅̅̅̅̅̅̅+B ̅(D+E)C=A B ̅+A C （5） A ⨁B+AB=A+B（6） AB̅+BC +CA ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A B ̅C +ABC （7） AB̅D ̅+B ̅C D+A D+A B ̅C+A B ̅CD ̅=A B ̅+A D+B ̅C （8） A ⨁B +B ⨁C +C ⨁D=A B̅+B C +C D ̅+D A 1-7 利用反演规则写出下列逻辑函数的反函数。

（1） F 1=A B̅C+A B C （2） F 2=A(B̅+C)+ C (B+D) （3） F 3=(A B+c D̅)(C+D ̅) （4） F 4=(A B +C D ̅)(B+A D ̅) （5） F 5=A B ̅+A C B +D ̅̅̅̅̅̅̅̅ （6） F 6=A +BC ̅̅̅̅̅̅̅̅̅̅+B ̅+CD ̅̅̅̅̅̅̅̅̅̅ （7） F 7=AC +BD ̅̅̅̅̅̅̅̅̅̅̅̅C +A +BD̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ （8） F 8=(A +D ̅(B ̅+C)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅+(A +C ̅̅̅̅̅̅̅̅+B)AB +CD̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅1-8 利用对偶规则写出下列逻辑函数的对偶函数。

数字电路基础(全部)pdf

2
0010 0101 0011 0010
3
0011 0110 0010 0011
4
0100 0111 0110 0100
5
0101 1000 0111 1011
6
0110 1001 0101 1100
7
0111 1010 0100 1101
8
1000 1011 1100 1110
9
1001 1100 1101 1111
（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。
2、数字电路的分类
（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。
Ｙ＝ＡＢ
功能表
开关 A 开关 B 灯 Y
断开断开
灭
断开闭合
灭
闭合断开
灭
闭合闭合
亮
实现与逻辑的电路称为与门。与门的逻辑符号：
将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：
A BY
0
00 真
0
10 值
1
00 表
1
11
这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。
1.1 数字电路概述
1.1.1 数字信号与数字电路 1.1.2 数字电路的特点与分类
退出
1.1.1 数字信号与数字电路
模拟信号：在时间上和数值上连续的信号。
u
数字信号：在时间上和数值上不连续的（即离散的）信号。

数字电路复习资料

数字电路复习资料数字电路复习资料1第一部分：基本要求和基本概念第一章半导体器件的基本知识一，基本建议1，了解半导体pn结的形成及特性，了解半导体二极管的开关特性及钳位作用。

2，介绍半导体三极管的输出特性和输出特性，熟识半导体三极管共发射极电路的三个工作区的条件及特点，掌控三极管开关电路分析的基本方法。

3，了解绝缘栅场效应管（mos）的结构、符号、工作原理及特性。

二，基本概念1，按导电率为可以把材料分成导体、绝缘体和半导体。

2，半导体中存有空穴和自由电子两种载流子。

3，清澈半导体称作本征半导体。

4，p型半导体中的多数载流子是空穴；少数载流子是自由电子。

5，n型半导体中的多数载流子是自由电子；少数载流子是空穴。

6，pn结是一个二极管，它具有单项导电性。

7，二极管电容由结电容和扩散电容构成。

8，二极管的截至条件就是vd＜0.5v，导通条件就是vd≥0.7v。

9，三极管的截止条件是vbe＜0.5v，截止的特点是ib=ic≈0；饱和条件是ib≥（ec-vces）/（βrc），饱和的特点是vbe≈0.7v，vce=vces≤0.3v。

第二章门电路一，基本要求1，熟识分立元件“与”“或”“非”“与非”“或非”门电路的工作原理、逻辑符号和功能。

2，熟悉ttl集成与非门的结构、工作原理及外部特性，熟悉oc门三态门和异或门的功能及主要用途，掌握各种门电路输出波形的画法。

2，熟识pmos门nmos门和cmos门的结构和工作原理，熟识cmos门的外部特性及主要特点，掌控mos门电路的逻辑功能的分析方法。

二，基本概念1，门是实现一些基本逻辑关系的电路。

2，三种基本逻辑就是与、或、非。

3，与门就是同时实现与逻辑关系的电路；或门就是同时实现或逻辑关系的电路；非门就是同时实现非逻辑关系的电路。

4，按集成度可以把集成电路分为小规模（ssi）中规模（msi）大规模（lsi）和超大规模（vlsi）集成电路。

5，仅有一种载流子参予导电的器件叫做单极型器件；存有两种载流子参予导电的器件叫做双极型器件。