COA课件15讲稿
合集下载
十五分钟讲课稿范文 十五分钟讲课教案
十五分钟讲课稿范文十五分钟讲课教案讲课稿的格式及讲课讲稿格式篇一同学们，你们还记得“乡愁”在余光中先生心中是什么吗？小时候，乡愁是一枚小小的邮票，我在这头，母亲在那头长大后，乡愁是一张窄窄的船票，我在这头，新娘在那头后来啊，乡愁是一方矮矮的坟墓，我在外头，母亲在里头而现在，乡愁是一湾浅浅的海峡，我在这头，大陆在那头在他的心中，乡愁是邮票、是船票、是坟墓、是海峡。
那么今天就让我们一起追溯到几千年前，去看一下当时的人们是如何来表达这一份感情的呢。
现在，就让我们再一次走进诗圣杜甫他的史诗之一《春望》去感受一下作者是如何来表达的（板书）现在请同学们复习一下上节课我们所学过的内容。
从同学们的诵读中，我们感受到作者在此刻表现得是多么的凄然。
那么，作者在这里，他较盼望的又是什么呢？齐读后两句。
他较盼望的是什么呢？烽火：战火连：连续三月：好几个月抵：值、相当、比得上但无论是同学们口中所说的“值也好，相当也好，还是比得上也好”都表现出这封家书怎么样？珍贵！非常好。
战火已经连续好几个月了，家书珍贵，足抵得上万两黄金。
这封家书真的是太珍贵了，战火纷飞，时局紧张。
远在千里之外的家人音讯早已断绝，家书难得。
作者渴望得到他们的消息，知道他们的命运。
可是作者在当时可以和我们今天一样使用手机去联系家人吗？显然是不存在的。
他先进可以依靠的只有----家书！但是，同学们我们试想一下：战争中，兵荒马乱，白骨露野，作者所盼望的一封家书就一定顺利到达吗？所以，作者能在当时的境况收到家人的来信，它是何等的珍贵啊，金钱不再是衡量它的标准了。
作者除了从国破开始，在这里，他开始流露出一种思念，他思念谁呢？思念自己的家人、亲人。
所以，他盼望一封家书，他盼啊，盼到了什么程度呢？齐读较后一句。
盼到什么程度呢？我们一起来看一下白头：白发搔：抓更短：更稀少，更稀疏浑：简直胜：禁不住痛苦中，我的白发越抓越少，简直要插不上簪子了。
我们知道，作者作《春望》才四十五岁。
椭圆偏振光
O
AO
当使用 1/2 波片时，出射的 O光、e 光有的相位延迟，
C
A入
Ae
A出
出射的线偏光与入射线偏光
的振动方向对于光轴 OC 方 向对称。
AO
O
AO
第5页，本讲稿共21页
C
A入
Ae
若C为波长片时，出射的 O光、e 光的相位差为2
的整数倍，这相当于无相
位延迟，即波长片不改变 入射线偏振光的状态。
第21页，本讲稿共21页
通过控制外加电压，可调节输出的光脉冲的长短和频率， 把电讯号转变成光讯号。由于光电效应几乎没有惯性， 电讯号的控制速度可达10-9 m/s。“光开关”,“光调制器” “光断续器”有极快的速度启闭光路或调制光强，目前 广泛应用于高速摄影、电影、电视和激光通讯等许多领域。
在电场、磁场中，材料光学性质的研究， 在实际应用中有着广阔的前景
AO
O
第6页，本讲稿共21页
线偏光垂直通过波片后的偏振态
d
出射光的偏振态
波长片 任意
与入射光偏振态相同
任意 00或900
1/2波片
与入射光偏振态相同 出射线偏光振动方向与入射光
振动方向对于光轴对称，两者间夹角2
450
1/4波片 00或900 900
非波片
非半波片 非波片 非半波片 非1/4波片
在迎光矢量图上，电矢量振动方向逆时针方向旋转
的物质，称为左旋偏振光；反之为右旋偏振光。
第19页，本讲稿共21页
实验证明：振动面旋转的角度 与材料的厚度d、 浓度C 以及入射光的波长 有关。
对于固体： d 定义为旋光系数，它是入射光波长的函数
对于液体：Cd
M
coa课件第七章(1)
I/O Mapping
Page208
• Memory mapped I/O 存储映射式I/O 存储映射式
—Devices and memory share an address space —I/O looks just like memory read/write —No special commands for I/O –Large selection of memory access commands available
• Isolated I/O 独立I/O 独立
—Separate address spaces —Need I/O or memory select lines —Special commands for I/O –Limited set 只有少数几种I/O命令 命令 只有少数几种
Page206
※§7.4 Interrupt Driven I/O
• CPU waits for I/O module to complete operation • Wastes CPU time
Programmed I/O – detail
Page205
• CPU requests I/O operation • I/O module performs operation • I/O module sets status bits • CPU checks status bits periodically周期性地 • I/O module does not inform CPU directly • I/O module does not interrupt CPU
William Stallings Computer Organization and Architecture 6th Edition
15分钟试讲PPT
是进一步做好税收分析的必要前提提升税收分析工作的关键是建立健全税收分析指标体系从税收角度看经济发展情况及存在的问题为党中央国务院准确分析经济形势提供参考为科学决策提供依据
数据处理
之Excel的高效运用
试讲人： 所在单位：
我们为什么需要加工数据？
我们为什么要加工数据？
1.是税收分析工作性质的必然要求
我们为什么要使用Excel加工数据？
我们为什么要使用Excel加工数据？
1.使用广泛
2.操作简便
3.功能强大
6
我们为什么要使用Excel加工数据？
VBA编程
VBA编程
透视表 函数、图表
透视表
函数、图表
基本操作
基本操作
7
我们为什么要使用Excel加工数据？
场景1 Excel+计算器 场景2 Excel取代计算器
11
我们的目标是：
效率！
效率！ 还是效率！
谢谢大家！
场景4 Vlookup + sumif
场景3 单元格表间运算
场景5 高级公式+透视表场景6 EΒιβλιοθήκη cel+数据库…...
8
我们为什么要使用Excel加工数据？
9
我们如何高效的使用Excel？
我们如何高效的使用Excel？
1.坚持学习，不断提升
2.能够变通，活学活用
3.勤于思考，不断尝试
4.善于沟通，互相借鉴
2.是税收数据特点带来的客观需求
3.是进一步做好税收分析的必要前提
3
我们为什么要加工数据？
提升税收分析工作的关键是建立健全税收分析指标体系， 从税收角度看经济发展情况及存在的问题，为党中央、国务 院准确分析经济形势提供参考，为科学决策提供依据。要提 升站位，发挥大数据优势，提高税收分析水平，努力打造税 收分析拳头产品。税务部门的重点税源库里有10万户企业的 数据，加上综合征管信息系统中的海量数据支持，应创造出 社会公认的税收经济指标。要深入挖掘海量数据中隐藏的大 量信息，不能只分析税收数据，更要联系宏观经济，分析税 收与其他部门、其他领域的数据关系，深挖各种数据流之间 的相关性，找出规律性。要充分利用税务系统的数据优势， 建立能对宏观经济运行、税收收入走势和税收征管工作产生 重要影响的先行指数和一套分析指标体系。 ——王军局长 2013年上半年全国税收分析会
数据处理
之Excel的高效运用
试讲人： 所在单位：
我们为什么需要加工数据？
我们为什么要加工数据？
1.是税收分析工作性质的必然要求
我们为什么要使用Excel加工数据？
我们为什么要使用Excel加工数据？
1.使用广泛
2.操作简便
3.功能强大
6
我们为什么要使用Excel加工数据？
VBA编程
VBA编程
透视表 函数、图表
透视表
函数、图表
基本操作
基本操作
7
我们为什么要使用Excel加工数据？
场景1 Excel+计算器 场景2 Excel取代计算器
11
我们的目标是：
效率！
效率！ 还是效率！
谢谢大家！
场景4 Vlookup + sumif
场景3 单元格表间运算
场景5 高级公式+透视表场景6 EΒιβλιοθήκη cel+数据库…...
8
我们为什么要使用Excel加工数据？
9
我们如何高效的使用Excel？
我们如何高效的使用Excel？
1.坚持学习，不断提升
2.能够变通，活学活用
3.勤于思考，不断尝试
4.善于沟通，互相借鉴
2.是税收数据特点带来的客观需求
3.是进一步做好税收分析的必要前提
3
我们为什么要加工数据？
提升税收分析工作的关键是建立健全税收分析指标体系， 从税收角度看经济发展情况及存在的问题，为党中央、国务 院准确分析经济形势提供参考，为科学决策提供依据。要提 升站位，发挥大数据优势，提高税收分析水平，努力打造税 收分析拳头产品。税务部门的重点税源库里有10万户企业的 数据，加上综合征管信息系统中的海量数据支持，应创造出 社会公认的税收经济指标。要深入挖掘海量数据中隐藏的大 量信息，不能只分析税收数据，更要联系宏观经济，分析税 收与其他部门、其他领域的数据关系，深挖各种数据流之间 的相关性，找出规律性。要充分利用税务系统的数据优势， 建立能对宏观经济运行、税收收入走势和税收征管工作产生 重要影响的先行指数和一套分析指标体系。 ——王军局长 2013年上半年全国税收分析会
COA课件12(1)
Page 420(441)
• May require memory access to fetch operands • Indirect addressing requires more memory accesses • Can be thought of as additional instruction subcycle
Page 418 3. Example Register Organizations (439)
通用
专用
专用
32bits
PC
16bits
※§12.3 Instruction Cycle
Page 420(440)
1.instruction cycle • An instruction cycle includes the following subcycles:Chapter 3
executing in supervisor or user mode
Other Registers
• May have registers pointing to:
—Process control blocks (see O/S) 进程控制块 —Interrupt Vectors (see O/S) 中断向量
CPU With Systems Bus
Page 413(434)
CPU
CPU Internal Structure
Page 414(435)
状态标志
移位器
求补器 算术布尔逻辑
§12.2 Registers Organization Page 414(435)
• CPU must have some working space (temporary storage) • Called registers • Number and function vary between processor designs Chapter10 • One of the major design instruction decisions • Top level of memory hierarchy(Chapter4) —Registers in the top
新版SQA-015培训ppt课件
量测设备
SQAF-015 FPI VD 数据填写区域
量具GRR结果
关键尺寸制 程评估
尺寸判定
备注
1. 量测设备一定要填写清楚； 2. 量具GRR, QC量测设备要做数值型GRR, QCF尺寸要做检具的一致性GRR； 3. 关键尺寸制程评估，只有QC尺寸要求做制程能力评估，把CPK分析时得出的值填入对
具体填写的内容
所填内容与图纸 上对应的关系
产品料号
图纸号
产品描述 变更号
图纸版本号
22
SQAF-015 FPI VD & AD SBD 批准区域
这一部分由系统自动填 写，用来判定供应商的
样品，上传的表格 尺寸不能更改，否则不
能自动生成FAI结果
A 代表样品完全批准了
B 有条件批准，产品符合要变的图纸， SBD会变图纸
9
SQA015 是什么？
答案如下
GS-SQAF015-这是SB&D的用来认可供应零部件程序名称，是世界各地的电动工具及 配件的全球操作标准之一。
SQAF015-是SB&D产品批准的格式，它包含了批准供应零部件所需要提交的所有需求。
10
内容大纲
1 • SQAF-015 Requirements & Approval Sheet (RAS) SQAF015 需求& 批准页 2 • SQAF-015 FPI Sample shipping (SS)（首件样品快递信息） 3 • SQAF-015 First Piece Inspection Variable & Attribute Data （FPI VD & AD）数据型 & 属性型首件检验表 4 • SQAF-015 DWG Drawing标注图纸（气泡图） 5 • Process Flow Diagram制程流程图 6 • SQAF-018 (Control plan)控制计划 7 • CPK(QC)制程能力分析 8 • PFMEA制程失效模式分析 9 • GR&R(QC)Gauge Repeatability and Reproducibility测量系统的重复性和复现性 ）, MSA（量测系统分析） 10 • CMM Setup三座标程序设定 11 • Material Cert材质证明 12 • Packaging Info包装信息 13 • Compliance，环保 14 • Final Dock Audit Plan出货检验指导书 15 • SQAF-015 DEV Temporary Deviation （临时特采）
coa课件第十章
• The complete collection of instructions that are understood by a CPU • Machine Code • Binary • Usually represented by assembly codes
汇编编码表示
Elements(成分 of an Instruction 成分) 成分
Example(2)
page 335
• Turn to page 335 Y=(A-B) ÷(C+D x E) • Two-address instructions
—MOVE Y, A; Y A —SUB Y, B; Y Y-B —MOVE T, D; T D —MPY T,E; T TxE —ADD T,C; T T+C —DIV Y,T; Y Y÷T Total:six instructions
Example(1)
page 335
• Turn to page 335 Y=(A-B) ÷(C+D x E) • Three-address instructions —SUB Y, A, B; Y A-B —MPY T, D,T+C —DIV Y, Y, T; Y Y ÷ T
Fetch cycle
Execute cycle
Instruction Representation
Page 332
• In machine code each instruction has a unique bit pattern • For human consumption (well, programmers anyway) a symbolic representation is used 用符号表示 —e.g. ADD, SUB, LOAD • Operands can also be represented in this way —ADD A,B (A and B are symbolic address)
COA课件15讲稿
• BSA X ;
—t1: Ad(MBR) ->MAR - X —t2: (PC) ->MBR —t3: (MAR)-> Memory -保护返回地址到 X 地址中 (MBR) ->Memory write ->Memory —t4: (MAR)+1 ->PC - X+1
Problems
• Add R, X; (X)+(R)->R
• •
• •
Design of control unit
• Step1: CPU Structure (ALU,Registers,Bus/Pathway&Gate) • Step2: Instruction Set (List of all instructions) • Step3: Micro_operations • Step4: Control Signals • Step5: Make out the relationship of control signals • Step6: Digital Circuit Design • Step7: Hardware
Execute Cycle(ADD)
e 581
• e.g. ADD R1,X; (R1)+(X) ->R1 — add the contents of location X to Register 1 , result in R1
Execute Cycle (ADD)
• ADD R1,X; (R1)+(X) -> R1
Topic
• Write down all Micro operations about the following instructions
3.15ppt
分析 法院认为，涉案网购合同有效，消费者拥有公平交易权和商品知情权。由于小米公司 网络抢购此种销售方式的特殊性，该广告与商品的抢购界面直接链接且消费者需在短 时间内作出购买的意思表示。王辛由于认同小米公司广告价格49元，故在“米粉节” 当日作出抢购的意思表示，其真实意思表示的价格应为49元，但从小米网站订单详情 可以看出，王辛于2014年4月8日14时30分下单，订单中10400mAh移动电源的价格 却为 69 元而非49元。小米公司现认可小米商城活动界面显示错误，存在广告价格与 实际结算价格不一致之情形，但其解释为电脑后台系统出现错误。由于小米公司事后 就其后台出现错误问题并未在网络上向消费者作出声明，且其无证据证明“米粉节” 当天其电脑后台出现故障，故二审法院认定小米公司对此存在欺诈消费者的故意，王 辛关于10400mAh移动电源存在欺诈请求撤销合同的请求合理，对另一电源双方当事 人均同意解除合同，法院准许。据此，该院依法判决王辛退还小米公司上述两个移动 电源，小米公司保底赔偿王辛500元，退还王辛货款108元，驳回王辛其他诉讼请求。 法律依据：《消法》第五十五条经营者提供商品或者服务有欺诈行为的，应当按照消 费者的要求增加赔偿其受到的损失，增加赔偿的金额为消费者购买商品的价款或者接 受服务的费用的三倍；增加赔偿的金额不足五百元的，为五百元。法律另有规定的， 依照其规定。
价格、产地、生产 者、用途、性能、 规格、等级、主要 成份、生产日期、 有效期限、检验合 格证明、使用方法 说明书、售后服务
受尊重 权 人身财产 依法求 安全权 偿权
自主选 择权
一、对商品的品种、 服务方式及其提供者 应有充分选择的余地; 二、对于选择商品服 务及其提供者应有自 由决定的权利而不受 强制
案例 四 ：王某诉北京伊露游婴儿用品有限公司服务合同纠纷案
3.15ppt解析
价格、产地、生产 者、用途、性能、 规格、等级、主要 成份、生产日期、 有效期限、检验合 格证明、使用方法 说明书、售后服务
受尊重 权 人身财产 依法求 安全权 偿权
自主选 择权
一、对商品的品种、 服务方式及其提供者 应有充分选择的余地; 二、对于选择商品服 务及其提供者应有自 由决定的权利而不受 强制
《中华人民共和国 消费者权益保护法》 正式实施
2009年 8月27 日
十二届全国人大 常委会第5次会 议第二次修正
2014年3 月15日
参与主体
消费者 为了生活需要而购买、 使用商品或接受服务 的个人或单位
依法成立的对商品和服 消费者 务进行社会监督的保护 协会 消费者合法权益的社会 组织
经营者 向消费者提供商品或者 服务的人（法人、其他 经济组织、自然人）
不得对消费者进行侮 辱、诽谤，不得搜查 消费者的身体及其携 带的物品
不得以格式条款， 作出排除或者限制 消费者权利的行为
案例分析
案例一:销售过期食品，消费者如何维权？
【案情摘要】
王xx于2012年3月20日在某烟酒食品商店购买牛肉干10盒，时隔三天，又在该食品 店购买牛肉干15盒，共计25盒。牛肉干单价为每盒12元，共计300元。该牛肉干包装盒 标注的生产日期为2011年７月３日，保质期6个月，即王xx购买之日，该食品已超过保 质期。4月５日，王xx帮他人就3月25日所购买的价值240元的牛肉干向该食品店索赔， 食品店退款并双倍赔偿。后王xx又就3月20日、23日两次自己所购买的牛肉干向该食品 店索赔，要求双倍赔偿。食品店认为王xx系恶意维权，不同意予以赔偿。双方遂形成纠 纷。王xx依据双方达成的仲裁协议，向xx仲裁委员会申请仲裁，要求食品店退还货款并 双倍赔偿。 【争议焦点】明知食品已过保质期而购买的人是否仍是普通意义上的消费者？是否受 《消费者权益保护法》的保护？食品店应否按规定予以赔偿？
coa课件第七章(2)
• DMA is the answer
DMA Function
Pagule (hardware) on bus • DMA controller takes over from CPU for I/O
Direct Memory Access
Issue read block command to I/O module Read status Of DMA module Next instruction CPU—>DMA Do something else Interrupt DMA—> CPU
—PC —Limits number of devices
• Software poll 软件轮询
—CPU asks each module in turn —Slow
Identifying Interrupting Module (2)
• Daisy Chain or Hardware poll
• Bus Master 总线主控(向量 总线主控 向量) 向量
—Module must claim the bus before it can raise interrupt
Multiple Interrupts
Page213
• Each interrupt line has a priority • Higher priority lines can interrupt lower priority lines
• Program Sate Word(PSW) 程序状态字
—In the PSW register of CPU —Save the state of result in arithmetic & logical operation
汽车专业英语教程多媒体教学课件Unit 15 section 1
for activities that com-
municate the features and advantages of the product directly，then persuade
potential customers to purchase it. Pro-
商务谈判是贸
易公司、私人商 社之间和买卖双 方间关于进出口 产品以及投资和 合作的一个磋商 的过程。国际商 务谈判是完成进 出口贸易协议而 采取的重要步骤 之一。双方必须 为商务谈判做好 必要的准备工作，
They should contact each other，so that they can get a better deal rather
than simply accepting or declining what the other is offering．The whole process of the negotiation is based on
the promise that both parties are interdependent，for the most conditions， it is completed to the interaction bet-
the way up to a contract concluded at end ． We wish to treat our business partners as good friends．
2．商务礼仪 中国有句古
语，“有朋自远 方来，不亦乐 乎”。这是我们 在各种商务活动 中显示礼仪和好 客的传统方式。 从机场迎接客人 开始，到展会、 宴会、宾馆或任 何公共场合以及 通过电话交流中， 直至最后合同的 签订为止，我们 会把商务伙伴当 做好朋友看待。
municate the features and advantages of the product directly，then persuade
potential customers to purchase it. Pro-
商务谈判是贸
易公司、私人商 社之间和买卖双 方间关于进出口 产品以及投资和 合作的一个磋商 的过程。国际商 务谈判是完成进 出口贸易协议而 采取的重要步骤 之一。双方必须 为商务谈判做好 必要的准备工作，
They should contact each other，so that they can get a better deal rather
than simply accepting or declining what the other is offering．The whole process of the negotiation is based on
the promise that both parties are interdependent，for the most conditions， it is completed to the interaction bet-
the way up to a contract concluded at end ． We wish to treat our business partners as good friends．
2．商务礼仪 中国有句古
语，“有朋自远 方来，不亦乐 乎”。这是我们 在各种商务活动 中显示礼仪和好 客的传统方式。 从机场迎接客人 开始，到展会、 宴会、宾馆或任 何公共场合以及 通过电话交流中， 直至最后合同的 签订为止，我们 会把商务伙伴当 做好朋友看待。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
William Stallings Computer Organization and Architecture 6th Edition
Chapter 16 Control Unit Operation
控制器的操作
※§16.1 Micro-Operations 微操作
Page 577
• A computer executes a program • Fetch/execute cycle • Each cycle has a number of steps
—May be additional micro-ops to get addresses —N.B. saving context is done by interrupt handler routine, not micro-ops
Interrupt cycle
• • • • • t1: t2: t3: t4: t5: Acknowledge -> IRQ Interrupt Number -> MBR 确定身份 (MBR) -> IR & (SP)->MAR (PC)->MBR (MAR)->Memory 保护返回地址 (MBR)->Memory write->Memory t6: (IR)->MAR & (SP)-1->SP ( SP always points to t7: (MAR)->Memory an empty location read->Memory as top of stack ) t8：Memory->MBR t9: (MBR)->PC 获得ISR的入口地址
—t1: —t2: —t3: Ad(MBR) -> MAR (MAR) -> Memory read ->Memory Memory-> MBR
—t4:
(R1) + (MBR)p of micro-operations
Execute Cycle (ISZ)
Interrupt Cycle (see page 448)
• Must do (simplified ):
—1.Acknowledgement to interrupt request device to get device number —2.Save (PSW &) break-point address on the Top-of-stack, (by the SP) —3.Get the ISR’s address from IVT, interrupt vector table contain addresses of all ISRs
— Each interrupt type assigned a number — Index into interrupt vector table — 256 32-bit interrupt vectors
• Interrupts：Nonmaskable (NMI) 不可屏蔽中断
Maskable (INTR) 可屏蔽中断
see chapter 12 pipelining • Called micro-operations —µOPs information flow • Each step does very little • Atomic(基本的或原子的) operation of CPU
Constituent Elements of Program Page 577 Execution
• BSA X ;
—t1: Ad(MBR) ->MAR - X —t2: (PC) ->MBR —t3: (MAR)-> Memory -保护返回地址到 X 地址中 (MBR) ->Memory write ->Memory —t4: (MAR)+1 ->PC - X+1
Problems
• Add R, X; (X)+(R)->R
4 Registers
Page 578
• Four registers are essential to instruction execution： • Memory Address Register (MAR) —Connected to address bus —Specifies address for read or write op • Memory Buffer Register (MBR) —Connected to data bus —Holds data to write or last data read • Program Counter (PC) —Holds address of next instruction to be fetched • Instruction Register (IR) —Holds last instruction fetched
• ISZ X
– increment and skip if zero – if ((X)+1)=0, Skip(小跳 )
—t1: —t2:
Ad(MBR)->MAR (MAR)->Memory read->Memory —t3: Memory->MBR —t4: (MBR) + 1 -> MBR —t5: if (MBR) == 0 then (PC) +1 -> PC (MBR) ->Memory 回存 (MAR) ->Memory write ->Memory
— direct addressing
• Add A,(X); ((X))+(R)->R
—indirect addressing
• CALL X;
— call X function, save return address on the top of stack
• Return;
—from top of stack return to PC
— Interrupt Acknowledge sent down a chain — Module responsible places vector on bus — CPU uses vector to identify handler routine
• The addresses of All ISRs
Rules for Clock Cycle Grouping
Page 579
• Proper sequence must be followed
—MAR <- (PC) must precede MBR <- Memory
• Conflicts must be avoided
—Must not read & write same register at same time —MBR <- Memory & IR <- (MBR) must not be in same cycle
• Also: PC <- (PC) +1 involves addition
—Use ALU —May need additional micro-operations
Indirect Cycle (symbolic)
• t1: Ad(MBR) -> MAR • t2: (MAR) -> Memory read -> Memory • t3： Memory -> MBR Ad(MBR) — address field of MBR (at last MBR contains an address of operand)
Topic
• Write down all Micro operations about the following instructions
• (1) ADD X,R ; • (2) RETURN; (the return address is in the stack)
Pentium Interrupt Processing (see page 447) • Interrupt vector table(IVT) 中断向量表 (chapter 12) —Identifying Interrupting Module :Daisy Chain or Hardware poll菊花链(硬件轮询, 向量) (chapter 7)
Interrupt Cycle
• t1: (PC) ->MBR （不详细，参考） (SP) ->MAR • t2: (MAR)->Memory (MBR)->Memory Write->Memory • t3: address(IRS)->PC
Page 580
• This is a minimum
Execute Cycle
• Micro-operations in fetch, indirect, and interrupt cycle is simple and predictable • But in execute cycle ,it is related with opcode of instruction. • Different for each instruction
§16.2 Control unit’s Functional Requirements
Page 583
• Define basic elements of processor • Describe micro-operations processor performs (information flows ) • Describe paths of information flow & gates on paths • Determine functions that control unit must perform(control signals that operate the gates)
Chapter 16 Control Unit Operation
控制器的操作
※§16.1 Micro-Operations 微操作
Page 577
• A computer executes a program • Fetch/execute cycle • Each cycle has a number of steps
—May be additional micro-ops to get addresses —N.B. saving context is done by interrupt handler routine, not micro-ops
Interrupt cycle
• • • • • t1: t2: t3: t4: t5: Acknowledge -> IRQ Interrupt Number -> MBR 确定身份 (MBR) -> IR & (SP)->MAR (PC)->MBR (MAR)->Memory 保护返回地址 (MBR)->Memory write->Memory t6: (IR)->MAR & (SP)-1->SP ( SP always points to t7: (MAR)->Memory an empty location read->Memory as top of stack ) t8：Memory->MBR t9: (MBR)->PC 获得ISR的入口地址
—t1: —t2: —t3: Ad(MBR) -> MAR (MAR) -> Memory read ->Memory Memory-> MBR
—t4:
(R1) + (MBR)p of micro-operations
Execute Cycle (ISZ)
Interrupt Cycle (see page 448)
• Must do (simplified ):
—1.Acknowledgement to interrupt request device to get device number —2.Save (PSW &) break-point address on the Top-of-stack, (by the SP) —3.Get the ISR’s address from IVT, interrupt vector table contain addresses of all ISRs
— Each interrupt type assigned a number — Index into interrupt vector table — 256 32-bit interrupt vectors
• Interrupts：Nonmaskable (NMI) 不可屏蔽中断
Maskable (INTR) 可屏蔽中断
see chapter 12 pipelining • Called micro-operations —µOPs information flow • Each step does very little • Atomic(基本的或原子的) operation of CPU
Constituent Elements of Program Page 577 Execution
• BSA X ;
—t1: Ad(MBR) ->MAR - X —t2: (PC) ->MBR —t3: (MAR)-> Memory -保护返回地址到 X 地址中 (MBR) ->Memory write ->Memory —t4: (MAR)+1 ->PC - X+1
Problems
• Add R, X; (X)+(R)->R
4 Registers
Page 578
• Four registers are essential to instruction execution： • Memory Address Register (MAR) —Connected to address bus —Specifies address for read or write op • Memory Buffer Register (MBR) —Connected to data bus —Holds data to write or last data read • Program Counter (PC) —Holds address of next instruction to be fetched • Instruction Register (IR) —Holds last instruction fetched
• ISZ X
– increment and skip if zero – if ((X)+1)=0, Skip(小跳 )
—t1: —t2:
Ad(MBR)->MAR (MAR)->Memory read->Memory —t3: Memory->MBR —t4: (MBR) + 1 -> MBR —t5: if (MBR) == 0 then (PC) +1 -> PC (MBR) ->Memory 回存 (MAR) ->Memory write ->Memory
— direct addressing
• Add A,(X); ((X))+(R)->R
—indirect addressing
• CALL X;
— call X function, save return address on the top of stack
• Return;
—from top of stack return to PC
— Interrupt Acknowledge sent down a chain — Module responsible places vector on bus — CPU uses vector to identify handler routine
• The addresses of All ISRs
Rules for Clock Cycle Grouping
Page 579
• Proper sequence must be followed
—MAR <- (PC) must precede MBR <- Memory
• Conflicts must be avoided
—Must not read & write same register at same time —MBR <- Memory & IR <- (MBR) must not be in same cycle
• Also: PC <- (PC) +1 involves addition
—Use ALU —May need additional micro-operations
Indirect Cycle (symbolic)
• t1: Ad(MBR) -> MAR • t2: (MAR) -> Memory read -> Memory • t3： Memory -> MBR Ad(MBR) — address field of MBR (at last MBR contains an address of operand)
Topic
• Write down all Micro operations about the following instructions
• (1) ADD X,R ; • (2) RETURN; (the return address is in the stack)
Pentium Interrupt Processing (see page 447) • Interrupt vector table(IVT) 中断向量表 (chapter 12) —Identifying Interrupting Module :Daisy Chain or Hardware poll菊花链(硬件轮询, 向量) (chapter 7)
Interrupt Cycle
• t1: (PC) ->MBR （不详细，参考） (SP) ->MAR • t2: (MAR)->Memory (MBR)->Memory Write->Memory • t3: address(IRS)->PC
Page 580
• This is a minimum
Execute Cycle
• Micro-operations in fetch, indirect, and interrupt cycle is simple and predictable • But in execute cycle ,it is related with opcode of instruction. • Different for each instruction
§16.2 Control unit’s Functional Requirements
Page 583
• Define basic elements of processor • Describe micro-operations processor performs (information flows ) • Describe paths of information flow & gates on paths • Determine functions that control unit must perform(control signals that operate the gates)