数字逻辑实验3

合集下载

数字逻辑实验三实验四

实验报告课程名称电子技术综合设计与实践题目名称实验三、实验四学生学院自动化学院专业班级物联网工程学号学生姓名指导教师2016年 6 月 26 日一、实验目的1、（实验三）用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。

2、（实验四）设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。

二、功能描述及分析实验三：（1）分别用两个四位二进制数表示两个十进制数，如：用A3 A2 A1A0表示被加数，用B3B2B1B0表示加数，用S3 S2 S1 S0表示“和”，用C0表示进位。

（2）由于BCD8421码仅代表十进制的0—9，所以加法修正规则：当S>9时，修正值为D3D2D1D0=0110；当S<9时，修正值为D3D2D1D0=0000。

（3）由真值表，我们可以得出D3=D0=0，D2=D1=FC4 + S4(S3+S2)实验四：(1)分别用四位二进制数来表示十进制数，触发器状态用DCBA表示，10个技术状态中的初值状态为0001。

(2)列出状态表，如下（3）得出次态方程：D n+1=BC， C n+1=B⊕C， B n+1=A D， A n+1=A⊕D（4）选用D触发器来实现，求触发器激励函数D4=BC， D3=B⊕C， D2=A D， D1=A⊕D（5）画出逻辑电路图如下：(6）四个触发器输出端一次输入到7447数码管译码器输入端。

三、实验器材实验三：（1）两片加法器芯片74283，两个或门，一个与门，8个按键，5个LED 显示灯。

（2）DE2开发板和QuartusⅡ7.2软件实验四：一个74292分频器、一个7447数码管译码器、四个D触发器、二个与门、二个非门、二个异或门四、实验结果（电路图）实验三：举例：1、当输入0001+0010时，输出是0011，,则对应的是指示灯是0与1号绿灯亮，代表十进制数里的十位数的进位指示灯C0不亮。

数电实验-组合逻辑电路设计

数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。

要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。

在芯片中下载电路并在实验板上验证。

二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。

其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。

编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。

偶校验在电路实现中更直接容易。

译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。

分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。

2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。

数电实验三-数据选择器和译码器应用

电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。

2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。

3、使用数据选择器和译码器实现特定电路。

二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。

（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。

）画出电路的原理图，将电路下载到开发板进行验证。

根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。

画出电路的原理图，通过仿真进行验证。

血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。

根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。

国开作业《数字电子电路》实验3集成计数器设计参考77

实验三集成计数器实验报告
一、实验目的和要求
1、学会用触发器构成计数器。

2、熟悉集成计数器。

3、掌握集成计数器的基本功能。

二、实验原理
计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。

例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。

1、用D触发器构成异步二进制加法/减法计数器
图5-1 3位二进制异步加法器
如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制
异步加法器。

图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。

将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：
图5-2 3位二进制异步减法器
2、异步集成计数器74LS90
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。

其引脚排列图和功能表如下所示：
图5-3 74LS90的引脚排列图。

实验三基本逻辑门电路逻辑功能测试

实验三基本逻辑门电路逻辑功能测试
一、实验目的
1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。

2．掌握常用与、或、非门、与非门、或非门的逻辑功能及其测试方法。

二、实验器材
1．数字逻辑实验箱DSB-3 1台
2.元器件： 74LS00 74LS04 74LS02 74LS08 74LS32各一块
导线若干
三、实验内容和步骤
1．测试74LS08四二输入与门的逻辑功能
将74LS08正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-1 74LS08逻辑功能测试表
Y=
2．测试74LS32四2输入或门逻辑功能
将74LS32正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。

Y=
3．测试74LS04六非门的逻辑功能
将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-3 74LS04逻辑功能测试表
4．测试74LS00四2输入端与非门逻辑功能
将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-4 74LS00逻辑功能测试表
5. 测试74LS02四2输入端或非门逻辑功能
将74LS02正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-5 74LS02逻辑功能测试表。

实验三组合逻辑电路的分析

实验三组合逻辑电路的分析一、实验目的⑴熟悉组合逻辑电路的特点及一般分析方法⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求⑴复习组合逻辑电路的分析方法⑵复习全加器、编码器、译码器三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148四、实验内容和步骤1．全加器的功能测试将74LS86（异或门）、74LS00和74LS51（与或非门）按图3-1连线。

输入端A i、B i、C i-1分别接3个逻辑开关，输出端S i、C i分别接2个发光二极管。

改变输入端输入信号的状态，观察输出端的输出信号状态，把结果填入自制的表中，并写出输出函数S i、C i的逻辑表达式（化简）。

图3-1 全加器的测试电路答：（1）真值表：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 111 1 1 1 1（2）逻辑表达式（化简）：S i=C i-1⊕（A i⊕B i）; C i=A i B i+C i（A i⊕B i）3．译码器的功能测试⑵将BCD码到七段码译码／驱动器74LS48按图3-4接线。

用逻辑开关输入BCD码的编码信号D、C、B、A，通过七段数码管的显示，观察电路的输出状态，并把结果填入表3-3。

图3-4 BCD码－七段码译码／驱动电路表3-3D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 1 1111111五、思考题如何用两片74LS138组成4-16线译码器？（画出逻辑原理图）答：A2 A1 A0 U CC A3Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ● ●● ● ●。

数字逻辑电路实验报告

数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。

1、验证半加器和全加器的逻辑功能。

2、、学会二进制数的运算规律。

3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。

当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。

S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。

当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。

当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。

该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。

《数字逻辑》第3章习题答案

习题
【3-1】填空： (1) 逻辑代数中有三种最基本运算：与、或和非，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或、和与或非。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为有”1”出”1”，全”0”出”0” 。
(2) F2 AB AC E
(3) F3 AB AC A D
(4) F4 BC C D ABD A BC 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C AC (2) F2 A B C D (3) F3 ( A C )(B C D)(A B D) ABC (4) F4 ( A B )(A C)(B C)(C D) (5) F5 ABC CD BD C 解：题中各函数对偶函数的最简与或式如下：
【3-5】用卡诺图化简下列各式
(1) F1(A,B,C)= m(0,1, 2,5, 6, 7) AB AC BC
(2) F2(A,B,C,D)= m(0,1, 2,3, 4, 6, 7,8,9,10,11,14) AC AD B CD
(3) F3(A,B,C,D)= m(0,1, 4, 6,8,9,10,12,13,14,15) AB BC AD BD
(2) 若 XY=XZ，则 Y=Z ( × )
(3) 若 XY=XZ，则 Y=Z ( √ )
【3-4】用卡诺图化简下列各式。
(1) F1 = BC AB ABC AB C (2) F2 = AB BC BC A B (3) F3= AC AC BC BC AB AC BC (4) F4 = ABC ABD ACD CD ABC ACD A D (5) F5 = ABC AC ABD AB AC BD (6) F6= AB CD ABC AD ABC A BC CD (7) F7 = AC AB BCD BD ABD ABCD A BD BD

实验三三态门

实验三三态门一、实验目的1.熟悉计三态输出门的逻辑功能和使用方法。

2.掌握用三态门构成公共总线的特点和方法。

二、实验器材1.数字逻辑实验箱2.双踪示波器3.与非门74LS00(1片)、三态门74LS125(1片)三、预习要求1.复习三态门有关知识，了解其逻辑功能及管脚。

2.复习三态门实现总线传输的方法。

四、实验原理1.三态门(TS)三态门有三种输出状态：高电平输出、低电平输出和高阻输出状态。

常见的三态门有控制端高电平有效和低电平有效两种类型。

三态输出门除了有多输入三态与非门，还经常做成单输入、单输出的总线驱动器，并且输入与输出有同相和反相两种类型。

例如：74LS125就是单输入、单输出的控制端低电平有效的同相三态输出门。

即E＝0时，Y＝A；E＝1时为高阻态。

三态门主要用途之一是实现总线传输，各三态门输出端可以并联使用一个传输通道，以选通的方式传送多路信息。

使用时注意输出端并接的三态门只能有一个处于工作状态(E＝0)。

其余必须处于高阻状态(E＝1)。

三态门驱动能力强，开关速度快，在中大规模集成电路中广泛采用三态门输出电路，作为计算机和外围电路的接口电路。

如图2-1为三态门逻辑符号。

A B图2-1 三态门逻辑符号五、实验内容1.三态门逻辑功能测试：查出三态门74LS125的引脚图，验证各三态门逻辑功能。

按图2-1(A)在实验箱上连线，先接上电源和地线，然后用逻辑电平控制输入端A和使能端E，用L显示输出Y的状态，实验结果填入下表：表2-1 74LS125逻辑功能表：2.用三态门74LS125构成公共总线：要求：用三个三态门构成一条公共总线，参考图21(B)。

使三个输入端状态分别为“0”、“1”、CP，观测公共总线输出状态。

(1)按上述要求画出公共总线的逻辑图。

(2)在实验箱上连线：A1、0(GND)，A2、1(Vcc)，A3、CP(1KHz或100KHz信号源输出)，三个使能端E1……E3分别由三个逻辑开关控制其电平的高低。

数电实验三数据选择器和译码器应用

数电实验三数据选择器和译码器应用IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】上海电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生姓名：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。

2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。

3、使用数据选择器和译码器实现特定电路。

二、实验内容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。

（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。

）画出电路的原理图，将电路下载到开发板进行验证。

根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2.人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。

画出电路的原理图，通过仿真进行验证。

真值表：根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。

根据题意画出真值表如下根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。

原理图.验证逻辑功能表，仿真结果如下图三、实验小结：通过本次试验，我更加了解集成组合电路的使用方法，了解并掌握了仿真包括功能仿真及时序仿真的方法及验证设计正确性。

我还学会使用数据选择器和译码器实现特定电路。

数字逻辑实验报告

数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现，加深对数字逻辑电路原理的理解，并通过实际操作提高动手能力和解决问题的能力。

在本次实验中，我们将学习数字逻辑实验的基本原理和方法，掌握数字逻辑实验的设计与调试技巧，提高实验操作的熟练程度。

首先，我们进行了数字逻辑实验的准备工作，包括熟悉实验设备和器材的使用方法，了解实验电路的基本原理和设计要求。

在实验过程中，我们按照实验指导书上的要求，逐步完成了数字逻辑实验电路的设计、搭建和调试。

在实验过程中，我们遇到了一些问题，但通过分析问题的原因并进行逐步排除，最终成功完成了实验。

其次，我们进行了数字逻辑实验电路的测试和验证。

通过使用示波器、逻辑分析仪等测试设备，我们对搭建好的数字逻辑电路进行了测试，验证了实验电路的正确性和稳定性。

在测试过程中，我们发现了一些问题，但通过仔细观察和分析，最终找到了解决问题的方法，并取得了满意的测试结果。

最后，我们总结了本次实验的经验和教训。

通过本次实验，我们深刻理解了数字逻辑电路的原理和实现方法，提高了实验操作的技能和水平，增强了动手能力和解决问题的能力。

在今后的学习和工作中，我们将继续努力，不断提高自己的专业能力和实践能力，为将来的发展打下坚实的基础。

通过本次实验，我们对数字逻辑实验有了更深入的了解，对数字逻辑电路的设计和实现有了更加丰富的经验，相信在今后的学习和工作中，我们能够更加熟练地运用数字逻辑知识，为实际工程问题的解决提供有力的支持。

总之，本次实验不仅增强了我们对数字逻辑实验的理解和掌握，也提高了我们的实验操作能力和解决问题的能力。

希望通过今后的学习和实践，我们能够不断提高自己的专业水平，为将来的发展打下坚实的基础。

实验三三态门实验报告

实验三三态门实验报告实验三三态门实验报告引言：在数字电路中，门电路是最基本的组成单元之一。

而三态门是一种特殊的门电路，它具有三种输出状态：高电平、低电平和高阻态。

本实验旨在通过实际搭建和测试三态门电路，深入了解其工作原理和应用。

一、实验目的本实验的主要目的是通过搭建和测试三态门电路，掌握其工作原理和特性。

具体目标如下：1. 理解三态门的概念和功能；2. 学会使用逻辑门芯片搭建三态门电路；3. 掌握三态门的输出状态和切换条件。

二、实验器材和仪器1. 逻辑门芯片：74LS125或74HC125；2. 面包板、导线等实验器材；3. 示波器、数字万用表等测量仪器。

三、实验原理三态门是一种具有三种输出状态的门电路，其输出可以是高电平、低电平或高阻态。

它通过控制输入端的使能信号来切换输出状态。

当使能信号为高电平时，三态门处于开启状态，输出与输入信号一致；当使能信号为低电平时，三态门处于关闭状态，输出为高阻态，即不对外输出信号。

四、实验步骤1. 将74LS125或74HC125逻辑门芯片插入面包板中，注意引脚与连接线的对应关系；2. 连接电源和地线，确保电路正常供电；3. 将输入信号接入逻辑门芯片的输入端，同时连接使能信号；4. 使用示波器或数字万用表等测量仪器，测试逻辑门芯片的输出信号；5. 调节输入信号和使能信号，观察三态门的输出状态变化。

五、实验结果与分析通过实验，我们得到了三态门的输出状态和切换条件。

当使能信号为高电平时，三态门处于开启状态，输出与输入信号一致；当使能信号为低电平时，三态门处于关闭状态，输出为高阻态。

这种特性使得三态门在数字电路设计中具有广泛的应用。

六、实验应用三态门在数字电路设计中有着重要的应用。

首先，它可以用于数据总线的连接和控制，实现多个设备之间的数据传输和共享。

其次，三态门还可以用于电路的隔离与保护，防止信号干扰和短路等问题。

此外，三态门还可以用于多路选择器和数据缓存等电路的设计与实现。

实验三组合逻辑电路分析

逻辑表达式：
将相应的Dn、Cn的值填入表4-4中，与理论值进行比较，验证全减器的逻辑功能。
表4-4
输入
输出
An
Bn
Cn-1
Dn
Cn
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
（5）分析四位奇偶校验器的逻辑功能
逻辑表达式：
将相应的Q值填入表4-5中，与理论值进行比较，验证奇偶校验器的逻辑功能。
2．对实验现象、实验结果的分析及其结论
（1）分析半加器的逻辑功能
逻辑表达式：
将相应的S、C值填入表4-1中，与理论值进行标胶，验证半加器的逻辑功能。
表4-1
输入
输出
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
（2）分析全加器的逻辑功能
逻辑表达式：
将相应的Sn、Cn的值填入表4-2中，与理论值进行比较，验证全加器的逻辑功能。
万用表 1块
74LS00 四二输入与非门 3片
74LS86 四二输入异或门 1片
4．实验方法步骤及注意事项
实验方法：
1、分析半加器的逻辑功能
（1）用两片74LS00（引脚见附录）按图4－1接线。74LS00芯片14脚接+5V,7脚接地。

【西安交通大学】【数字逻辑实验】【实验三组合电路与全加器设计实验】

Xi’an Jiaotong University 全加器电路参考图：ADDER_F.QDF
半加器电路参考图：ADDER_H.QDF
1.使用使用QUARTUS软件完成电路设计使用软件完成电路设计 2.先设计半加器电路，并进行仿真测试先设计半加器电路，先设计半加器电路 3.利用半加器电路再完成全加器电路设计，并进行利用半加器电路再完成全加器电路设计，利用半加器电路再完成全加器电路设计仿真测试 4.下载后连线做硬件验证测试下载后连线做硬件验证测试
Xi’an Jiaotong University
1. 半加器半加器是能实现两个一位二进制数相加求得和数及向高位进位的逻辑电路。因为只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加器一词的由来。。
建立真值表：建立真值表：
输入
被加数A 0 0 1 1 加数B 0 1 0 1 0 1 1 0
An
B C 为进位，为本位和，为向高位的进位；为被加数，为加数，为被加数， n 为加数， n −1 为进位， S n 为本位和，Cn 为向高位的进位；
逻辑表达式
Sn=An⊕Bn⊕Cn-1 Cn=(An⊕Bn)Cn-1+ An·Bn
Xi’an Jiaotong University
三、实验设计与调试
输出
和数S 进位C 0 0 0 1
ห้องสมุดไป่ตู้
由真值表得逻辑表达式
S = A⊕ B C = A• B
Xi’an Jiaotong University
前面是由与非门构成的半加器下图是由异或门、下图是由异或门、与门构成的半加器
这两个电路同样实现两个一位二进制数相加的功是它们的和，是向能。S是它们的和，C是向是它们的和高位的进位。根据S和的高位的进位。根据和C的表达式，表达式，将原电路图改画成如图所示的逻辑图。成如图所示的逻辑图。

实验3-BCD码计数器

实验3：BCD码计数器的VHDL描述及仿真一、实验目的：1．掌握BCD码计数器的VHDL描述方法2．理解逻辑综合的概念3．掌握RTL电路原理图分析的分析方法二、实验工具：Quartus_II 9.0三、实验原理：1．BCD码计数器设计原理BCD码的特点是用4位2进制数来表示一位10进制数，计数输出为一个4*n（n=0,1,2……）位的二进制数。

本实验要求实现一个m（11~99）进制的计数器。

在BCD码计数器进行计数过程中，当低4位计数到“1001”时，再来计数脉冲，将低4位清0，并且相应的高4位加1，若此时高4位也为“1001”，则全部清0，这样可以构成一个100进制计数器。

整体置数法，即在100进制计数器的基础上，当计数计到m时，全部清零，即实现了m进制计数器。

2．BCD码计数器的程序设计对于BCD码计数器的设计，可以使用IF语句。

在VHDL中，IF语句具有3种形式，下面对它们进行分别介绍。

(1) 具有开关控制的IF语句主VHDL中，具有开关控制的IF语句是一种非常基本的顺序描述语句。

通常，它的语法结构如下所示:IF< 条件> THEN< 顺序处理语句>；END IF;当程序执行到IF语句时，如果IF语句中的条件成立，那么程序将执行后面的顺序处理语句；否则程序将跳出IF语句，转而去执行其他的程序处理语句。

(2) 具有二选择控制的IF语句在VHDL中，具有二选择控制的IF语句经常用来描述具有两个分支控制的逻辑功能电路。

通常，它的语法结构如下所示:IF< 条件> THEN< 顺序处理语句1 >；ELSE< 顺序处理语句2>;END IF;当程序执行到IF语句时，如果IF语句中的条件成立，那么程序将会执行后面的顺序处理语句1；否则程序将会去执行顺序处理语句2。

(3) 具有多选择控制的IF语句在VHDL中，具有多选择控制的IF语句经常用来描述具有多个选择分支的逻辑功能电路。

411109030110马立杰实验三

数字逻辑课程实验报告
实验名称quartus的使用
实验人姓名马立杰
学号411109030110
班级4111090702
同组人姓名
实验时间
成绩
石家庄经济学院信工学院
一、实验内容
用VHDL语言实现一个与非门，学会quartus调试程序的全过程。

二、实验原理
1.系统输入输出确定
两输入一输出,A、B为输入，C为输出。

2.真值表
A B C
0 0 1
0 1 1
1 0 1
1 1 0
3.逻辑函数表达式（可省略）
4.电路图
5.VHDL程序源代码
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY work IS
PORT(A,B:IN STD_LOGIC;
C:OUT STD_LOGIC);
END work;
ARCHITECTURE behave OF work IS
BEGIN
C<=A NAND B;
END behave;
三、测试及分析
仿真波形如图：
对实验结果进行分析后，波形图显示结果与理论结果一致。

四、总结
初次使用quartus，学会了如何使用该软件用VHDL语言来编程实现门电路的步骤，还有一些设置上的细节。