集成CMOS模拟电路 第九章 运算放大器

g 1 = m1, 2 (rO1 || rO 3 )C L CL
一个运放至少由四个晶体管引起的噪声对输入信号构成影响。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
11
9.2 一级运放
例：计算图中所示的单位增益缓冲器的输入共模电平范围，以及闭 环输出阻抗。电源电压3V，过驱动电压0.3V，阈值电压都为0.7V。 输入的最低共模电平必须使电流 源饱和。最大共模电平必须保证 输入器件饱和。所以
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
12
9.2 一级运放
套筒式共源共栅运放 输入级和负载结构都采用共源共 栅，可以获得很高的增益。约为 2 2 ) || ( g mP rOP )] (400~900) g mN [( g mN rON
这个增益是普通差分对的相当于 一个增益的倍数。这是通过牺牲 输入共模范围和输出摆幅获得的。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
7
9.1运放概述
例：下图运放具有一个极点ω0，低频增益A0。如果Vin是单位阶 跃信号，计算当输出电压处于稳定值的1%范围内时所需要的时间， 用延时常数表示。如果1+R1/R2≈10，而且稳定时间小于5ns，该运 放必须提供的单位增益带宽是多少(认为低频增益A0远大于1)。
13
9.2 一级运放
如图，保证M 2和M 4都处于饱和，有 Vout ≤ VX + VTH 2 Vout ≥ Vb − VTH 4，又VX = Vb − VGS 4 ⇒ Vb − VTH 4 ≤ Vout ≤ Vb − (VGS 4 − VTH 2 )
也就是说不管怎样，这一输出摆幅总应小于VTH4，这对于传输 具有一定电压范围的输入电压，而且要求输出跟随输入的电压 变化的缓冲器往往是不适用的。 在做运放设计的时候，首先要关注的就是增益和摆幅—这两个在 前文一再提到的指标。下面我们通过一个例题来学习一下运放设计。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
10
9.2 一级运放
下图是单端输出和差动输出的两种一级运放结构。 那么它们的小信号增益是 多少？ gm1,2(rO1||rO3) (20~30) 其单位增益带宽是多少？ ωu ≈ A0ω0 一般来讲这一单位增益 带宽由电容CL决定，为什么？ωu ≈ A0ω0 = g m1, 2 (rO1 || rO 3 ) 注意(a)中还包括一个距离原点较远的镜像极点。
9
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
单位增益带宽怎么求？对于单极点系统 | A0 | A( jω ) = ，令其等于1, 得到单位增益频率ωu ≈ A0ω0 2 1 + (ω / ω0 )
9
9.1运放概述
3、转换速率 如上例题中的运放，当输入信号的瞬态幅值较大时，将会迫使 器件进入非线性区。此时，输入信号将不能被视为小信号。但随 着负载电容被充电及反馈的进行，器件会逐渐的恢复到小信号工 作状态。那么放大器从非线性区到线性区工作状态的转换是需要 一定的时间的。转换速率的具体内容将在9.8节具体讨论。 4、输出摆幅 负载类型，偏置电流，速度要求都会对运放的输出摆幅产生制 约和影响。这在前面讲过的内容有所涉及，本章会继续研究。 5、线性、噪声与失调 本章会讨论噪声对运放的影响。 6、电源抑制 体现系统对电源噪声的抑制能力。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
15
9.2 一级运放
这样可以算出来相应的宽长比(W / L)1~ 4 = 1250, (W / L)5~8 = 1111, (W / L)9 = 400。这样的设计可以满足电源、摆幅、功耗的性能， 计算一下增益Av = 1416，不到2000。设法提高增益。发现输入管 已经很宽了，此时不宜采用提高g m的方法。那么只能提高输出阻 抗。输出阻抗中有g m rO的乘积项，观察这一项 g m rO = 2µCox (W / L) I D /(λI D )。又知λ ∝ (1 / L)，所以 g m rO ∝ WL / I D ，看来增加栅长、栅宽、或减小偏置电流都可以 提高增益。但是为了保证过驱动电压不变，必须是W和L同时增 大。而且为了不增加信号通路的寄生电容，考虑适当增大M 5 ~ M 8的尺寸。
CMOS模拟集成电路设计
8
9.1运放概述
对于单位阶跃输入 Vin = U (t ) 系统的阶跃响应为：
− R1 Vout (t ) ≈ (1 + )U (t )(1 − e τ ) R2 t
R2 A0 )ω0 τ = 1 /(1 + R1 + R2
A0 R2 /( R1 + R2 ) >>1
⇒
R2 V V − A( s ) = Vout in out R + R 1 2
⇒ Vout = Vin 1 + A( s ) R2 A( s ) R1 + R2
对于单极点系统，可以估计其传输函数 : A( s ) = A0 /(1 + s / ω0 ), 将其代入上式有：
CMOS模拟集成电路设计
第九章 运算放大器
Copyright 2013, zhengran
3
9.1运放概述
运算放大器是许多模拟及混合信号系统中的重要的组成部分。 运放在各种功能电路中得到广泛的应用，比如直流偏置的产生 和高速放大、滤波电路。随着CMOS工艺的进步，电源电压和 器件沟道长度都在减小，对于运放的设计提出越来越多的难题。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
5
9.1运放概述
例：要求图中反馈系统的理想增益为10，增益误差为1%，确定 A1的最小开环增益。
已知理想增益 : Vout / Vin = 1 + R1 / R2 = 10 R2 实际增益 : A1 = Vout Vin − Vout R + R 1 2 Vout 10 A1 R1 + R2 A1 1− ⇒ = = = 10 × Vin 1 + R2 A R2 1 + ( R1 / R2 ) + A1 10 A + 1 1 R1 + R2
10 令， < 1% ⇒ A1 > 990 10 + A1
CMOS模拟集成电路设计 第九章 运算放大器
为什么不直接使用开环系统 来实现这一10的增益呢？
Copyright 2013, zhengran
6
9.1运放概述
观察左图的共源级，开环电路的增益为gmRD， 用这样的共源级来实现10的信号增益是可以的。 但要保证精度在1%以内是非常困难的，晶体管的 迁移率和栅氧化层厚度的变化以及电阻值的不匹 配会导致大于20%的增益误差。这也说明了反馈 系统的精度要远远好于开环系统。 2、小信号带宽 运放的高频特性是在许多应用中必须考 虑的。当工作频率增加时，开环增益就会 下降，从而在反馈系统中就会引起较大的 误差。小信号带宽被定义为单位增益频率fu, log 在这个频率上，开环增益下降为1。-3dB频 率指增益开始下降的频率点。
τ ≈ (1 +
R1 ) / A0ω0 R2
令Vout (t ) = 0.99(1 +
1− e
−
t
R1 )U (t ),即 R2
τ
= 0.99 ⇒ t = 4.6τ , 若达到99%的稳定时间为5ns,τ ≈ 1.09ns
可见系统的单位增益带宽(又 那么A0ω0 = (1 + R1 / R2 ) / τ = 9.21×10 rad / s 叫做带宽增益积)和要求的稳 定精度及闭环增益有关。 闭环增益越高，单位带宽越小，时间常数越大。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
14
9.2 一级运放
例：设计全差动套筒式运放，要求指标为
VDD = 3V , 功耗10mW，电压增益2000。设计用到的参数为µ nCox = 60µA / V 2，
µ p Cox = 30µA / V 2，λ p = 2λn 0,VTHN =| VTHP |= 0.7V
R2 A0 ) Vout A0 R1 + R2 = (s) = R2 s R2 Vin 1+ 1 + s /(1 + A0 )ω0 A0 + ω0 R1 + R2 R1 + R2 A0 /(1 +
第九章 运算放大器
可见闭环系统也是一个 单极点系统。可以获得 其等效时间常数。
Copyright 2013, zhengran
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
16
9.2 一级运放
折叠式共源共栅运放
折叠式共源共栅可以用作电压缓 折叠式共源共栅的摆幅要比普 冲器。 保证M 2和M 3都处于饱和，有 通共源共栅好。观察右图，其 摆幅为电源减去4个过驱动电压。 Vout ≥ Vb1 − (VGS 3 + VTH 2 ) 但是折叠式的增益比较小，这是 Vout ≥ Vb1 − VTH 3， 这个范围要好多了。(连接成buffer形式) 因为输出阻抗中有并联阻抗出现。
第九章 运算放大器
CMOS模拟集成电路设计
第九章 运算放大器
Copyright 2013, zhengran
2
本章内容
9.1 运放概述 9.2 一级运放 9.3 两级运放 9.4 提高运放增益 9.5 放大器性能比较 9.6 共模反馈 9.7 输入范围限制 9.8 转换速率 9.9 电源抑制 9.10 运放的噪声
VGS1 + VOV , SS ≤ Vin ,CM ≤ VDD − VSG 3 + VTH 1 , 即 1.3V ≤ Vin ,CM ≤ 2.7V，共模输入范围为1.4V。
闭环输出阻抗为
rON || rOP || (1 / g mN ) ≈ 1 / g mN
可见输出阻抗明显减小。
估算出运放闭环增益大致为1，这也正是用作电压缓冲所必需的。 闭环输出阻抗不同于开环输出阻抗，而且两者可以差别很大，这 一点是需要注意的。高增益的运放在闭环时也可表现出低阻抗。
输出摆幅为：VDD减去5个过驱动电压，如按照上一个例题的数据 输出摆幅约为1.5V。输入共模范围为：1.3V~1.4V，所以这一运放 很难被用作电压缓冲器来使用。下面将从缓冲器输出范围的角度来 解释共源共栅的结构无法被采用。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
1增益运放的开环增益确定了使用该运放构建的反馈系统精度通过不同的运放结构可以实现不同的增益开环增益越大反馈系统精度越高
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuit
Nov. 2013 郑然 zhengran@
西北工业大学航空微电子中心 嵌入式系统集成教育部工程研究中心
本章将重点讨论运放的分析与设计，介绍一些简单运放的结 构，研究两级结构、增益提高的运放结构和共模反馈结构。还将 介绍转换速率的概念，分析运放中电源抑制的计算和噪声的影响。
CMOS模拟集成电路设计
第九章 运算放大器
Copyright 2013, zhengran
4
9.1运放概述
运放其实就是高增益的差动放大器。如下图所示。 这个差动放大器由共源共栅输入差分对 和共源共栅电流源来构成。能够提供较 高的增益。首先我们关注一下运放的重 要指标增益。 1、增益 运放的开环增益确定了使用该运放构建的反 馈系统精度，通过不同的运放结构可以实现 不同的增益，开环增益越大反馈系统精度越 高。但同时可能导致电路速度或是输出摆幅的减小。必须根据具体 要求，确定需要的最小开环增益，以实现各种参数的折衷。
总电流为10mW / 3V = 3.3mA。M 9可以分3mA， 其余平均分配给Mb1和Mb2。又知道差动输出 摆幅为3V，那么一侧输出的摆幅应该为1.5V， 以此分配M 1 ~ M 8的过驱动电压：P管、N管及 0.2V和0.5V的过驱动电压。为 M 9分别给0.3V， 什么这样分？
依据：P管迁移率低，M9通过的电流大。