√半导体存储器——分类、结构和性能

半导体存储器（解说）

——分类、结构和性能——

作者：Xie M. X. (UESTC，成都市)

计算机等许多系统中都离不开存储器。存储器就是能够存储数据、并且根据地址码还可以读出其中数据的一种器件。存储器有两大类：磁存储器和半导体存储器。

（1）半导体存储器的分类和基本结构：

半导体存储器是一种大规模集成电路，它的分类如图1所示。半导体存储器根据其在切断电源以后能否保存数据的特性，可区分为不挥发性存储器和易挥发性存储器两大类。磁存储器也都是不挥发性存储器。

半导体存储器也可根据其存储数据的方式不同，区分为随机存取存储器（RAM）和只读存储器（ROM）两大类。RAM可以对任意一个存储单元、以任意的次序来存/取（即读出/写入）数据，并且存/取的时间都相等。ROM则是在制造时即已经存储好了数据，一般不具备写入功能，只能读出数据（现在已经发展出了多种既可读出、又可写入的ROM）。

半导体存储器还可以根据其所采用工艺技术的不同，区分为MOS存储器和双极型存储器两种。采用MOS工艺制造的称为MOS存储器；MOS存储器具有密度高、功耗低、输入阻抗高和价格便宜等优点，用得最多。采用双极型工艺制造的，称为双极型存储器；双极型存储器的优点就是工作速度高。

图1 半导体存储器的分类

半导体存储器的基本结构就是存储器阵列及其它电路。存储器阵列（memory array）是半导体存储器的主体，用以存储数据；其他就是输入端的地址码缓存器、行译码器、读出放大器、列译码器和输出缓冲器等组成。

各个存储单元处在字线（WL，word line）与位线（BL，bit line）的交点上。如果存储器有N个地址码输入端，则该存储器就具有2N比特的存储容量；若存储器阵列有2n根字线，那么相应的就有2N n条位线（相互交叉排列）。

在存储器读出其中的数据时，首先需通过地址码缓存器把地址码信号送入到行译码器、并进入到字线，再由行译码器选出一个WL，然后把一个位线上得到的数据（微小信号）通过读出放大器进行放大，并由列译码器选出其中一个读出放大器，把放大了的信号通过多路输出缓冲器而输出。

在写入数据时，首先需要把数据送给由列译码器选出的位线，然后再存入到位线与字线相交的存储单元中。当然，对于不必写入数据的ROM（只读存储器）而言，就不需要写入

电路。

（2）RAM和ROM的比较：

RAM（随机存取存储器）中的每一个单元都有x-y地址，这不同于其他串行存储器（如磁存储器）。RAM大体上可分为SRAM（静态RAM）和DRAM（动态RAM）两种，SRAM 是能够长期保留数据的存储器（只要不断开电源），而DRAM则是需要不断“刷新”（即不断进行存储动作）的存储器。

ROM（只读存储器）的体系结构与RAM类似，则ROM也具有随机存取的能力；ROM 又称为读写存储器。

RAM和ROM的读出过程完全相同，但是其读出（取）和写入（存）的频率不同：RAM 的读/写机会几乎相等；而ROM的读出频率一般要远高于其写入频率。

ROM具有定向写入能力（可从没有任何写入能力的纯ROM写入到EEPROM）；ROM 的寿命（写入/擦除的次数）在104次以上。此外，ROM比RAM的尺寸小、性价比高。因此，只要是没有繁琐写入时都可采用ROM，例如查表（代码转换、字符发生、三角函数等）；也可用于存储逻辑功能（如可编程逻辑器件）和例行程序。

（3）典型的半导体存储器：

①SRAM（静态RAM）：

“静态”即表示只要电源不断，就能够稳定地保存数据。SRAM在实质上就是一个双稳态的触发器。在图2中示出了由双稳态触发器构成的一种SRAM阵列。BL上面的横线表示互补。

图2 2×2的CMOS-SRAM阵列

存储单元的构成：

在图2的每一个单元中都包含有两个反向并联的倒相器和两个传输门晶体管，即为六个晶体管的单元（6T存储单元）。这里采用了CMOS器件，故这种6T存储单元也称为CMOS 型存储单元。

6T存储单元中的p-MOSFET为负载管，因为该负载管的电流大小不是关键因素，故可用面积较小的TFT（薄膜晶体管）来代替，也可以采用电阻来代替。若采用电阻负载的存储单元，则称为高阻负载型存储单元（或称为4T存储单元）；实际上这里的电阻负载往往采用耗尽型MOS二极管来代替。

●两种存储单元的比较：

CMOS型存储单元包括两个反相器和两个传输门，共有两种型式（p型和n型）的6个晶体管，因此结构较复杂。但是，CMOS型存储单元的功耗小（直流电流<0.1pA）、动态范围大和工作温度范围宽，从而在SRAM存储单元的周围电路中也都采用CMOS；于是，因待机时的耗电<0.1pA，所以在利用电池工作时可以保存数据达十年以上。

高阻负载型存储单元的结构较简单，其负载电阻可以采用堆积在晶体管上的多晶硅布线层来构成，因此是一种立体结构。通过加大负载电阻，可以把存储单元消耗的电流降低到1pA数量级，并且通过采用CMOS的周围电路可以获得待机时的耗电为1μA数量级；因此，利用电池可以把数据保存两年左右。然而由于负载电阻较大，则这种双稳态电路难以确保在保持和读出数据时的稳定性。

●SRAM的特点和应用：

与DRAM相比，虽然SRAM存储单元所需要的晶体管数目较多（6T或者4T），故不利于大规模集成。但是SRAM读出数据的速度较快（因为在读出时不会破坏存储单元本身的数据），并且保存数据所需要的耗电也较小，所以SRAM通常用作为与高速处理器之间传递数据的存储器——超高速缓冲存储器（cache memory）或者携带式电子设备的存储器。

②DRAM（动态RAM）：

DRAM的存储单元由一个电容器和一个晶体管（1Tr/1Cap）组成，这里的电容器用以存储数据电荷，而晶体管起着电荷传输门的作用（晶体管采用共栅接法，速度较快）。图3示出的是由单管单元构成的DRAM阵列。

●工作原理和基本特性：

DRAM的工作：当电容器与晶体管连接的记忆节点上的电位为电源电压（V CC）时，存储单元的数据即对应于“1”，当记忆节点上的电位为地

电位（0V）时，存储单元的数据即对应于“0”。加在电

容器多晶硅电极上的电压为恒定值（即设定为记忆节点

上的最大电位的一半，大约为V CC/2），以使得作用在电

容器氧化层上的电场尽量小。

存储电荷数量的估算（以1Mbit的DRAM为例）：

为了防止存储器集成电路发生因α粒子的电离作用而引

起的软击穿（soft-error），往往就要求电容器存储有一定

数量的电荷，即要求电容器具有一定的电容量（大约为

图3 单管单元的DRAM阵列

30fF）。因此，可设电容器的有效面积为A=6μm2，氧

化层厚度为t ox=7nm，则电容器的电容量为

C S = A×(εox / t ox) = 6μm2×[(3.9×8.85×10-14F/cm)/7nm] ≈30 fF

如果电源电压V CC=5V，则得到电容器中存储电荷的数量为

Q C = C S×V CC/2 =30 fF×2.5V=75×10-15C≈(47×104)×(1.6×10-19C)

即电容器中存储有大约47万个电子。

由于电容器总有一定的漏电流，则为了让数据电荷保存较长的时间，就要求氧化层质较好；并且还要定期地刷新——恢复数据（再生）。

如果要求数据电荷保存1秒钟，那么就必须把漏电的速度控制在ΔQ/Δt= Q C/1秒=0.075pA≈1个电子/2微秒以下。

DRAM的读出：因为当读出存储单元中的微量电荷时，将使得存储在存储单元中的数据受到破坏，故DRAM的读出是一种破坏性的过程；并从而必须要对微小的数据电压进行放大之后才能实现读出，这就需要一定的时间（读出时间），该读出时间至少也得要30ns。而SRAM的读出时间很短，因为它在读出时并不破坏存储的数据。