硕士DSP复习-1

合集下载

dsp——期末复习总结.doc

Dsp原理及应用1 •简述DSP芯片的主要特点。

答：（1）釆用哈佛结构。

Dsp芯片普遍采用数据总线和程序总线分离的哈佛结构或者改进的哈佛结构，比传统处理器的冯•诺依曼结构有更快的指令执行速度。

（2）釆用多总线结构。

可同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空I'可进行访问，大大地提高了dsp的运行速度。

（3）采用流水线技术。

每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行。

（4）配有专用的硬件乘法-累加器。

在一个指令周期内可完成一次乘法和一次加法。

（5）具有特殊的dsp指令。

女山c54x中的FIRS和LMS指令，专门用于完成系数对称的FTR 滤波器和LMS算法。

（6）硬件配置强。

具有串行口、定时器、主机借口、DMA控制器、软件可编程等待状态发生器等片内外设，还配有中断处理器、PLL.片内存储器、测试接口等单元电路，可以方便地构成一个嵌入式自封闭控制的处理系统。

（7）省电管理和低功耗。

（8）运算精度高。

2.TI公司的DSP产品目前有哪三大主流系列？各自的应用领域是什么？答：（1）TMS320C2000系列，称为DSP控制器，集成了flash存储器、高速A/D转换器以及可靠的CA7模块及数字马达控制的外围模块，适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。

（2）TMS320C5000系列，这是16位定点DSP。

主要用于通信领域，如IP电话机和IP电话网关、数字式助听器、便携式声音/数据/视频产品、调制解调器、手机和移动电话基站、语音服务器、数字无线电、小型办公室和家庭办公室的语音和数据系统。

（3）TMS320C6000系列，采用新的超长指令字结构设计芯片。

其屮2000年以后推出的C64x,在时钟频率为1. lGIIz时，可达到8800MTPS以上，即每秒执行90亿条指令。

DSP基础知识专业复习资料(ppt 150页)_252

19
程序总线PB 传送取自程序存储器的指令代码和立即操作数。
数据总线CB、DB和EB这3条数据总线将内部各单元(如CPU、数据地址生成电路、程
序地址产生逻辑、在片外围电路以及数据存储器)连接在一起，其中CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。 *为什么要用2条数据线（CB、DB）读数？
3
二、选择芯片考虑的因素
1．DSP芯片的运算速度
MAC 时间：一次乘法和一次加法的时间。大部分 DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。
FFT执行时间：运行一个N点FFT程序所需时间。由
于FFT运算在数字信号处理中很有代表性，因此FFT运算时间常作为衡量DSP芯片运算能力的一个指标。
MIPS：每秒执行百万条指令。 MOPS：每秒执行百万次操作。 MFLOPS：每秒执行百万次浮点操作。 BOPS：每秒执行十亿次操作。
4
三、系统调试和评价工具 : TMS320有一系列系统调试工具用于代替或协助目标系统进行软件评价和开发。
现有的产品有： DSK初学者开发套件（DSP Starter Kit） EVM软件评估模块（Evaluation Module） XDS510硬件仿真器（Extend Development Support Emulators）。 TI公司还提供集成开发工具CCS（Code Composer Studio），CCS可从网上下载，可进行软、硬件仿真和系统分析，受到广泛应用。
14
2乘法器/加法器
17X17乘法 40位加法
检零饱和取整
15
为了使修正系数的量化误差最小，要进行舍入处理。 C54X的CPU中是一个17×17位的硬件乘法器，它与一个40位的专用加法器相连。因此，乘法器可以在一个时钟周期内完成一次乘法累加(MAC)运算。

DSP期末复习资料

DSP期末复习资料第一章一、习题1.1什么是数字信号处理器（DSP）？答：DSP是专为实时数字信号处理而设计的大规模集成可编程微处理器。

1.2哈佛总线结构和冯-诺依曼总线结构的区别是什么？答：哈佛总线结构：程序存储器和数据存储器分开，有多条独立的程序总线和数据总线，它们可同时对程序和数据进行寻址和读写，使指令的执行和对数据的访问能够并行进行，使CPU的运行速度和处理能力都得以大幅度提高。

冯-诺依曼结构：这种结构中只含一条内部地址总线和数据总线，当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

1.3改进型的哈佛总线结构有哪些改进之处？答：<1>片内RAM可以映像至数据空间，也可以映像至程序空间。

<2>片内ROM可以映像至程序空间，也可以映像至数据空间。

<3>具有根装载功能，允许将片外的指令代码调至片内数据存储器，供CPU零等待运行。

1.9DSP的主要用途是什么？答：主要用于工业控制、汽车电子、仪器仪表、军事、医疗、通信等。

二、其他1.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域，如点击）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合，如便携移动设备）、C6000（32位DSP，高性能，如适合宽带网络和数字音响）系列。

第二章一、习题2.1TMS320C54某DSP有那些部分组成？答：主要由C54某CPU内核、片内存储器和片内外设三大部分组成。

2.2TMS320C54某DSP的CPU包含那些主要功能部件？他们各完成什么任务？答：其CPU主要由：<1>40位的算术逻辑单元<2>2个40位的累加器<3>桶形移位器<4>乘法-累加器单元<5>比较、选择和存储单元<6>指数编码器<7>CPU状态和控制寄存器2.4填写下列括号。

DSP期末复习整理

DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强，具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1）按照数据格式的不同DSP芯⽚可以划分为：定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：16位、24位、32位3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线，即：程序地址总线（PAB）:1组，24位；程序数据总线（PB）: 1组，32位；数据读地址总线（BAB、CAB、DAB）：3组，24位；数据读总线（BB、CB、DB）：3组，16位；数据写地址总线（EAB、FAB）：2组，24位；数据写总线（EB、FB）：2组，16位。

2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接⼝单元（M单元）。

I单元包括32X16位指令缓冲队列和指令译码器。

此单元主要接收程序代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。

此单元产⽣所有程序空间地址，并送到PAB总线。

A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。

DSP复习资料1

DSP题库一．判断1. Chirp-Z变换可用于计算DFT。

T2. 时域序列x(n)，经过傅里叶变换后，其频谱是离散的和周期的。

F3. ＩＩＲ滤波器中直接型结构最稳定。

F4. FFT可用来计算IIR滤波器，以减少运算量。

F5. 频率采样法设计ＦＩＲ滤波器必须用频率采样型结构实现。

F6. 离散时间序列X(n)的傅氏变换在频域上表示为也是离散值，故又称离散傅利叶变换。

F7. 采样频率fs=5000Hz，DFT的长度为2000，其谱线间隔为2.5Hz。

T8. 脉冲响应不变法不能设计高通数字滤波器。

T9. 按频率抽取基二FFT首先将x(n)分成奇数序列和偶数序列。

F10. 改善窗口函数是在通过增加主瓣宽度来减小旁瓣。

T11. 用矩形窗设计FIR滤波器，增加长度N可改善通带波动和阻带衰减。

F12. 大信号极限环振荡是由舍入运算引起的。

F13. 线性相位系统对各个频率分量的延迟是相同的。

T14. 定点数相加溢出将改变和数的符号。

T15. 一个长度为N的有限长序列可用N个频域的采样值唯一地确定。

T16. 凯塞窗的beta值越小其过渡带越窄。

T17. 线性相位滤波器的h(n)一定是无限长单位脉冲响应。

F18. 级联型结构可以单独调整零、极点位置。

T19. 时间抽取法FFT对两个经时间抽取的N/2点离散序列X(2r)和X(2r+1)做DFT,并将结果相加，就得一个N点DFT。

F20. 具有矩形频率特性的数字带通滤波器具有非因果的h(n)。

T21. 等波纹逼近是一种满足最大误差最小化准则的FIR滤波器设计。

T22. 实序列x(n)的DFT满足 X(k)=X(N-1-k)。

F23. 相同的Z变换表达式一定对应相同的时间序列。

F24. 双线性变换法的频率座标变换是线性关系。

F25. 周期分别为N1,N2的两离散序列，在进行周期卷积后，其结果也是周期序列。

T26. 等波纹逼近是一种满足最大误差最小化准则的FIR滤波器设计。

DSP原理及应用总复习资料(1)

DSP复习资料一、填空题1、TMS320C54x的CPU状态控制寄存器应包括处理器工作方式控制及寄存器PMST、状态寄存器ST0和状态寄存器ST1。

P15-162、TMS320C54x系列DSP芯片的总线结构包括1条程序总线、3条数据总线和4条地址总线。

P103、试写出两种存储器映像寄存器寻址指令：POP 、LDM 。

P332-。

4、TMS320C54xDSP的Q12.3定标的最大数据精度是35、54x系列的存储空间在不扩展的情况下共可提供192kW的可寻址存储空间。

6、54X系列DSP的CPU结构单元中专用于通信Viterbi编码的是比较、选择和存储单元（CSSU）。

P147、编写命令链接文件时所用的两个命令分别是MEMORY和SECTIONS。

P1028、通用DSP芯片使用SUBC完成除法运算的限制条件是两个操作数必须为正数。

9、TMS320C54x系列芯片的存储空间在不扩展的情况下应包括64K字程序存储空间、64K字数据存储空间和64K字I/O存储空间，总共192K字可寻址存储空间。

P1710、负小数0.05在16位定点DSP的汇编语言中的正确描述是.word -5*32768/100。

P1642-。

11、TMS320C54xDSP的Q.15定标的数据范围是+1~-1，其最大数据精度是1512、TMS320C54x的地址总线访问方式中，程序读、写访问的是PAB总线。

P1013、54x系列DSP的6条独立流水线操作分别是预取指、取指、取操作数和执行指令。

P214、DSP的中断处理包括接收中断请求、中断确认和执行中断服务程序三个流程。

P237-23815、DSP芯片根据数据运算方式分为定点和浮点DSP，54x系列属于16位定点DSP。

P416、TMS320C54x系列芯片的存储空间在不扩展的情况下应包括64K字程序存储空间、64K字数据存储空间和64K字I/O存储空间。

同9题17、试写出两种寻址32位数的指令：DADD、DSUB。

DSP原理与应用复习提要

DSP原理与应用复习纲要一、书后习题1、简述数字信号处理器的主要特点。

1-32、TI公司DSP芯片的主要产品系列。

经典产品有：TMS320C1X、TMS320C25、TMS320C3/4X、TMS320C5X、TMS320C8X。

目前主流系列：TMS320C2000、TMS320C5000、TMS320C6000。

3、给出存储器的两种主要结构，并分析其区别。

1-44、给出数字信号处理器的运算速度指标，并给出具体含义。

1-65、TMS320C55x DSP CPU有哪些特征和优点？2-16、TMS320C55x DSP的内部结构由哪几部分组成？2-27、简述指令缓冲单元（I）、程序流程单元（P）、地址流程单元（A）和数据计算单元（D）的组成和功能。

2-38、TMS320C55x DSP有哪些片上外设？2-59、TMS320C55x的寻址空间是多少？当CPU访问程序空间和数据空间时，使用地址是多少位的？理解程序空间和数据空间的寻址方式。

2-610、符合IEEE 1149.1标准的测试/仿真接口（JTAG）的引脚有哪几个？查阅资料了解JTAG接口的功能。

2-7JTAG最初是用来对芯片进行测试的。

JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。

11、TMS320C5509A的复位（/RESET）引脚上出现何种电平会产生复位？复位后，程序入口地址是什么？12、TMS320C55x DSP支持哪三种寻址模式？3-113、查阅资料，了解.text，.bss，.data，.sect，.usect等汇编伪指令的使用方法。

附录14、查阅资料，了解链接伪指令MEMORY和SECTIONS的使用方法。

附录15、理解指令：MOV *AR3+<<#16, AC1 。

3-4指令功能是把AR3指向的地址里面的内容左移16位（二进制左移16位相当于十六进制左移四位，所以在右边补四个0），把AR3指向的地址里面的内容左移后的内容送进AC1，之后指针AC3自加一次。

dsp复习要点1

dsp复习要点1第一章绪论1.数字信号处理算法一般的实现方法有哪些？（详见课本 P2）2.简述数字信号处理器的主要特点；答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。

3.举例请给出数字信号处理器的运算速度指标；答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。

例如，运行在200MHz的TMS320VC5510的指令周期为5ns。

（2）MIPS：每秒百万条指令数。

（3）MAC时间：一次乘法累加操作花费的时间。

大部分DSP芯片可在一个指令周期内完成MAC操作；（4）FFT执行时间：完成N点FFT所需的时间。

FFT运算是数字信号处理中的典型算法而且应用很广，因此该指标常用于衡量DSP芯片的运算能力。

4. 简述哈佛结构的概念。

解：哈佛结构试验种将程序指令存储器和数据存储器分开的存储器结构。

哈佛机构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址，独立访问。

5. DSP与单片机，DSP与嵌入式处理器的主要区别是什么？解：DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。

一般来说MCU偏重于控制，DSP侧重于运算，MCU区别于DSP的最大特点在于它的通用性，反应在指令集和寻址模式中。

通常我们将的单片机和嵌入式芯片一般属于MCU，单片机8位和16位居多，ARM以32位居多。

6.TMS320C54x型DSP采用结构对程序存储器和数据存储器进行控制7. DSP处理器按数据格式分为两类，分别是和8. 从数据总线的宽度来说，TMS320C54x型DSP是位的DSP处理器9.目前市场上DSP生产厂商位居榜首的是（ D ）（5） A Motorola B ADI C Zilog D TI第二章TMS320C54x的硬件结构10. TMS320C54x DSP 芯片的存储器结构如何？（详见课本 P9）TMS320C54x 存储器由3 个独立的可选择空间组成：程序空间、数据空间和I/O 空间。

DSP技术复习资料-完整版

答：所使用的寄存器分别为：AC0, AC1, AC2, AR0, AR1, AR2, AR3, AR4, T0, T1
即是longl1存放在AC0，……对应下去。
33.以下的汇编语句实现两个整型数的饱和加法，请编写C语言程序调用该汇编函数，实现整数20000和30000的饱和加法，并在CCS中输出和的值；（相关P209）
18.C55x支持3种类型的寻址方式，分别是绝对寻址模式、直接寻址模式和间接寻址模式；（P69）
19.什么是绝对寻址方式？C55x有几种绝对寻址方式，分别是什么？（P70）
绝对寻址方式：通过在指令中指定一个常数地址完成寻址；
有三种绝对寻址方式：（1）K16绝对寻址方式；（2）K23绝对寻址方式；
（3）I/O绝对寻址方式。
有四种间接寻址方式：(1)AR间接寻址;(2)双AR间接寻址;(3)CDP间接寻址;
(4)系数间接寻址。
22.指令MOV *abs16(#2002h), T2采用的是K16绝对寻址方式。设DPH=03h，该指令的功能是#k16=2002H,CPU从032002H处读取数据装入T2；（P81）
23.指令MOV port(@0), T2采用的是PDP直接寻址方式。设PDP=511，该指令的功能是PDP：Poffset=FF80H,CPU从FF80H读取数据进T2；
11.SATA位是寄存器ST3_55中的第5位，如果SATA=1，则执行A单元ALU的饱和模式；（P50）
12.MPNMC位是寄存器ST3_55中的第6位，该位使能或禁止片上ROM，如果MPNMC=0，则为微计算机模式，使能片上ROM；（P50）
13.VC5509A拥有160K字的片内存储器资源，其中有128K字RAM和32K字ROM。外部扩展存储空间由CE[3:0]组成，其中CE0的首字地址为0000 2000H，CE1的首字地址为00200000 H（P51~52）（P58~59）

DSP技术复习资料-完整版

DSP (数字信号处理)技术复习资料1. 简述数字信号处理器的主要特点 ( P4)。

数字信号处理( Digital Signal Processing)简称DSP 。

主要特点： (1)采用哈佛结构；(2) 采用多总线结构； (3) 采用流水线结构；(4) 配有专用的硬件乘法器 - 累加器； (5) 具有特殊的寻址方式和指令； (6) 支持并行指令操作；(7) 硬件配置强，具有较强的接口功能； (8) 支持多处理器结构。

2. 请给出数字信号处理器的运算速度指标 ( P6)。

( 1) MAC 时间：一次乘法和一次加法的时间；( 2) FFT 执行时间：运行一个 N 点 FFT 程序所需的时间； (3) MIPS ：每秒执行百万条指令； (4) MOPS :每秒执行百万次操作； ( 5) MFLOPS ：每秒执行百万次浮点操作； (6)BOPS :每秒执行十亿次操作。

(7) 指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；常用ns (纳秒)3. 简述 C55x 的存储器配置情况 ( P11~12 ) 。

(1) C55x 采用统一的存储空间和 I/O 空间；(2) C55x 的片内存储空间共有 352KB (146K 字)，外部存储空间共有 16MB ( 8M 字)；(3) 存储区支持的存储器类型有异步 SRAM ，异步EPROM 、同步DRAM 和同步突发 SRAM ；(4) C55x 的 I/O 空间与程序 /地址空间分开； (5) I/O 空间的字地址为 16 位，能访问 64K 字地址；(6)当 CPU 读/写 I/O 空间时，在 16 位地址前补 0来扩展成 24 位地址。

4. TMS320C55x 的寻址空间是多少？当 CPU 访问程序空间和数据空间时，使用的地址是多少位 ( P51、 P53~54)。

(1) C55x 的寻址空间为 16MB ( 24 位地址，2人24 = 16777216B = 16MB ) (2)CPU 访问程序空间时，使用 24 位的地址；( 3) 访问数据空间时，使用 23 位地址，使用时 23 位地址左移一位将地址总线上的最低有效位( LSB )置 0。

DSP原理及应用——总复习(包括大纲要求和97个复习自...

• 24、状态寄存器0中，___ARP__字段是作为辅助寄存器指针，在间接寻址__单_操作数时，用来选择辅助寄存器，当DSP工作在__标准_方式时，不能修正 ARP，它必须置“0”。
• 25、状态寄存器0中，DP字段称_数据存储页指针，在直接寻址方式，若ST1中的 CPL= _0_ ，该字段（9位）与指令中给出的低7位地址一起形成一个16位直接寻址存储器的地址。 • 26、CPL=1，选择堆栈指针的直接寻址方式。 • 27、INTM=0， ___A__ 全部可屏蔽中断。（A）开放（B）关闭 28、ASM规定一个多大范围的移位值？答：-16~15
• 31、若MP/ MC＝0，则片内ROM安排到_程序空间___ 。 • 32、若OVLY=1，则片内RAM安排到__程序空间和数据空间___ 。 • 33、若DROM＝ __0_ ，则片内ROM不安排到数据空间。
• 34、 C54x的CPU包括__ALU______、 __ACCAA和ACCB______、Barrel Shifter、 MAC、CSSU、指数编码器、及CPU状态和控制寄存器。
本章内容概念较多，并多为理解记忆的知识要点，其复习应围绕教学重点进行归纳总结，可通过做课后习题以及下述测试题来进行。 1、请写出TMS320C54xDSP 8条总线的英文简称。答：1组程序总线PB,3组数据总线CB,DB,EB 4组地址总线PAB,CAB,DAB,EAB 2、程序总线传送取自程序存储器的指令代码和立即操作数。
14、设A=FF20100614Ｈ,执行STL A,6,T指令后, 累加器Ａ和数据存储器单元T中的结果分别是多少? (T)=8500H A不变 • 15、累加器A和B的差别仅在于累加器 ___A__的31~16位可以用做乘法器的一个输入。 • 16、如何对进位位C清零和置位？清零：RSBX C 置位：SSBX C

DSP技术总复习

2017年12月7日 17
DSP芯片的发展 1. 制造工艺早期DSP采用4m的NMOS工艺。现在的DSP芯片普遍采用0.25m或0.18m亚微米的CMOS工艺。芯片引脚从原来的40个增加到200个以上，需要设计的外围电路越来越少，成本、体积和功耗不断下降。 2. 存储器容量早期的DSP芯片，其片内程序存储器和数据存储器只有几百个单元。目前，片内程序和数据存储器可达到几十K字，而片外程序存储器和数据存储器可达到16M48位和4G40 位以上。
2017年12月7日
12
4. 特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统中，设计了一些完成特殊功能的指令。如：MAC（乘法累加）指令，可在单周期内取两个操作数相乘，并将结果加载到累加器。
2017年12月7日
13
6．快速的指令周期由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令以及集成电路的优化设计，使指令周期可在20ns 以下。如：TMS320C54x的运算速度为100MIPS，即100百万条/秒。 7．专用的数据地址发生器在通用的微处理器中，产生数据的地址和进行数据处理都是由同一个ALU工作，而在DSP处理器中，设置了专门的数据地址发生器（DAG）来产生所需的数据地址。数据地址的产生与CPU的工作并行，节省了CPU的时间，提高了信号的处理速度。
了从存储器中读取指令的时间，因而大大提高了运行速度。
2017年12月7日
10
2．支持流水线操作
每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。
T1 T2 T3 T4
时钟
取指译码执行 M M+1 M+2 M+3

最新DSP期末复习资料汇（含题）资料

最新DSP期末复习资料汇（含题）资料第⼀章绪论 DSP 与DSP 技术（1）DSP(Digital Signal Processing)---- 数字信号处理的理论和⽅法。

（2）DSP(Digital Signal Processor)----⽤于数字信号处理的可编程微处理器。

（3）DSP 技术(Digital Signal Process)---- 是利⽤专门或通⽤数字信号处理芯⽚，完成数字信号处理的⽅法和技术。

2. DSP 系统的特点（1）精度⾼、抗⼲扰能⼒强，稳定性好。

（2）编程⽅便、易于实现复杂算法（含⾃适应算法）。

（3）可程控。

（4）接⼝简单。

（5）集成⽅便。

3. DSP 芯⽚的结构特点（1）改进的哈佛结构①哈佛结构DSP 处理器将程序代码和数据的存储空间分开，各有⾃⼰的地址总线和数据总线。

（⽬的是为了同时取指令和取操作数，并进⾏指令和数据的处理，从⽽⼤⼤提⾼运算速度）②改进的哈佛结构在哈佛结构的基础上，使得程序代码和数据的存储空间之间也可以进⾏数据的传送。

（2）多总线结构多总线结构可以保证在⼀个机器周期内多次访问程序空间和数据空间。

TMS320C54x 内部有P、C、D、E 4 条总线P：传送取⾃ROM 的指令代码和⽴即数；C、D：传送从RAM 读出的操作数；E：传送写⼊到RAM 中的数据；（3）流⽔线技术将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。

即第⼀条指令取指后，在译码时，第⼆条指令就取指，第⼀条指令取数时，第⼆条指令译码，⽽第三条指令就开始取指，。

以此类推。

（4）多处理单元；（5）特殊的DSP 指令；（6）指令周期短、功能强；（7）运算精度⾼；（8）丰富的外设；（9）功耗低。

DSP 最重要的特点：特殊的内部结构、强⼤的信息处理能⼒及较⾼的运⾏速度。

4.DSP 芯⽚可以归纳为三⼤系列：①TMS320C2000 系列：适⽤于控制领域②TMS320C5000 系列：应⽤于通信领域③TMS320C6000 系列：应⽤于图像处理第⼆章TMS320C54x 的硬件结构1. TMS320C54x 内部结构（ 3 ⼤块）(1)CPU (2)存储器系统(3) ⽚内外设与专⽤硬件电路CPU 部分①先进的多总线结构(1 条程序总线、 3 条数据总线和 4 条地址总线)。

硕士DSP复习-1

dsp——期末复习总结.doc

DSP基础知识专业复习资料(ppt 150页)_252

DSP期末复习资料

DSP期末复习整理

DSP复习资料1

DSP原理及应用总复习资料(1)

DSP原理与应用复习提要

最新DSP考试复习题复习资料(精)

dsp复习要点1

DSP技术复习资料-完整版

DSP技术复习资料-完整版

DSP原理及应用——总复习(包括大纲要求和97个复习自...

DSP技术 总复习

最新DSP期末复习资料汇（含题）资料

DSP技术总复习