逻辑分析仪SignalTap-II

嵌入式在线逻辑分析仪SignalTap II
．简介
1. SignalTap II 逻辑分析器是Quartus II 软件中集成的一个内部逻辑分析软
件(相当于一个内置示波器) ，可以捕获和显示实时信号。

2. SignalTap II 全称SignalTap II Logic Analyzer,使用它可以观察设计的
内部信号变化，为FPGA 设计的调试、查错带来极大的方便。

3. 实现原理
在工程中引入Megafunction 中的ELA ( Embedded Logic Analyzer),以预先设定的时钟，采样实时数据，并存储于FPGA片
上ram资源中，然后通过JTAG传送回Quartus II分析。

可见SignalTap II，其实也是在工程额外加入了模块来采集信号，所以使用SignalTap II
需要一定的代价，首先是逻辑单元(ELA)，其次是ram,如果工程中剩余
的ram资源比较充足，则SignalTap II 一次可以采集较多的数据，相应
的如果FPGA资源已被工程耗尽则无法使用SignalTap II 调试。

4. 逻辑分析仪是数字电路测试不可或缺的设备，但是这种测试只有当硬
件系统完全搭建起来之后才能进行。

随着逻辑设计复杂性的不断增
加，仅依赖于软件方式的仿真测试来了解设计系统的硬件功能已经远
远不能满足要求。

为了解决这些问题，设计者可以将一种高效的硬件
测试手段和传统的系统测试方法结合起来完成，这就是嵌入式逻辑分
析仪最初产生的原因。

它可以随设计文件一同下载到目标芯片中，用
以捕捉目标芯片内部系统信号节点处的信息或总线上的数据流，同时
还不影响原硬件系统的正常工作。

在实际检测中，SignalTap II 将测得
的样本信号暂存于目标器件中的嵌入式RAM 中，然后通过器件的
JTAG端口将采样的信息传出，送入计算机进行显示和分析。

5. 嵌入式逻辑分析仪SignalTap II 允许对设计中所有层次的模块的信号节
点进行测试，可以使用多时钟驱动，而且还能通过设置来确定前后触
发捕捉信号信息的比例。

．使用SignalTap II 的一般流程：
1. 设计人员在完成设计并编译工程后，
2. 建立SignalTap II (.stp) 文件并加入工程，
3. 配置STP文件，
4. 重新编译，
5. 下载到FPGA
6. 在Quartus II 软件中显示被测信号的波形,
7. 在测试完毕后将该逻辑分析仪从项目中删除。

三.操作流程
1.新建.stp 文件，启动SignalTap II
使用SignalTap II 之前需要将其调用起来，具体操作方法为选
择 File>New 命令，在 New 对话框中选择 Verification/Debugging 选项卡中的SignalTap II Logic Analyzer File ，单击OK 按钮即可 出现SignalTap II 编辑窗口。

TH tret
O5-ks
ksw: 4
»卜 Ta-sK I
圉1 S^gnalTap it 的上诈朮程
淞願师JTAG逓建。