组合逻辑电路仿真
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Trigger Combinations：选择组合的 触发样本
3、编码器的仿真分析
编码器的仿真分析：优先编码器74LS148
编码器74LS148输出为反码，在其输出端加反相器 变成原码输出，输出代码用LED数码管显示。
S I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX
左侧第1区: Stop: 停止仿真 Reset：复位并清除显示波形 Reverse：改变屏幕背景颜色 左侧第2区: T1、T2：读数指针1和2离开扫描线零
点的时间 T2-T1：两读数指针之间的时间差
Clock/Div: 显示屏上每个水平 刻度现实的时钟脉冲数
Set按钮: 设置时钟脉冲
逻辑分析仪（Logic Analyzer）
常用组合电路性能测试与仿真分析
“一位全加器74LS183”性能测试 9 模-数和数-模转换器的仿真分析
电路功能：电路有3个输入变量A、B、C和一个控制变量M。
（1）分析题意，将文字叙述抽象为逻辑描述，定义输入输出逻辑变量
Set按钮：设置数字信号类型和数量
Trigger Clock Edge：触发方式
常用组合电路性能测试与仿真分析
依此类推，使ABC三个键按000、001、010…111组合，运 行，观测输出结果，列写测试结果。
输入
输出
A1
B1
CN1
S1
1CN1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
1
0
0
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
1
1
1
1
1
1
常用组合电路性能测试与仿真分析
输入端A1、B1，前级进位端CN1 本位和S1、进位端1CN1 借助逻辑分析仪可构建真值表，转换为表达式，
输入端D的状态（1或 0），使输出端置位或 复位。 D触发器逻辑符号
D触发器功能表
D触发器逻辑符号
D
Qn
Qn+1
0
0
0
0
1
0
1
0
1
1
1
1
7.6 触发器电路仿真分析
D触发器仿真
信号源：
7.6 触发器电路仿真分析
JK触发器
时钟类触发器
J
功能：保持、置0、置1、
0
翻转。
0
在时钟信号作用下，
1
触发器（trigger）是个特殊的存储过程，它的执行不 是由程序调用，也不是手工启动，而是由事件来触 发
种类：RS触发器、D触发器、JK触发器、T'触发器 1. 基本触发器
由两个与非门交叉耦合构成。
电路如图
7.6 触发器电路仿真分析
D触发器：时钟类触发 器。
功能：置位、复位。 在时钟信号作用下，
（2）根据逻辑功能要求列出真值表 （3）由真值表写出逻辑关系表达式，并化简为最简
逻辑表达式
（4）按最简逻辑表达式构建逻辑电路 基于Multisim设计组合逻辑电路过程大大简化，
但思路与人工设计基本相同
组合逻辑电路的设计
例：设计一汽车告警系统，在以下情况下产生告警 信号：启动开关启动而车门未关；启动开关启动 而安全带未系好；启动开关启动而车门未关、安 全带也未系好。
OE 转换使能端
启动开关（启动/未启动）、车门（关/未关）、安全带（系好/未系好） Step：单步输出数字信号
A1=1, B1=CN1=0,
Output 模拟电压输出端
9 模-数和数-模转换器的仿真分析 8 555定时器设计与仿真分析
S1=1,1CN1=0
“一位全加器74LS183”性能测试
Vref- 参考电压
Display选择：十六进制、十进制、二进制、ASCII码 Trigger选择：内触发、外触发、上升沿、下降沿 Frequency：输出数字信号的频率
字信号发生器（Word Generator）
Set：设置数字信号类型和数量 Pre-set Patterns: 不改变字信号编辑区的数字信号 载入数字信号文件*.dp 存储数字信号 将字信号编辑区的数字信号清零 数字信号从初始地址至终了地址输出 数字信号从终了地址至初始地址输出 数字信号按右移方式输出 数字信号按左移方式输出
001 11111 1 1 1 1 1 0
实验4 数据选择器的仿真分析
实验内容：用8选一的数据选择器设计一个表决电路
电路功能：电路有3个输入变量A、B、C和一 个控制变量M。M=0 ，电路实现“意见一致” 功能（ABC全部同意时，表决通过，否则表决 不通过）；M=1，实现“多数表决”功能。 （ABC中多数同意，则表决通过。
1、半加器的电路仿真
半加器真值表
Ai Bi 00 01 10 11
S i C i+ 1 00 10 10 01
组合逻辑电路的设计
根据给定设计要求，设计出逻辑电路，目标是以 最少的元器件构建满足功能要求的逻辑电路
传统设计（人工设计）步骤：
（1）分析题意，将文字叙述抽象为逻辑描述，定义 输入输出逻辑变量
输入端J、K的状态（1
1
或0），使输出端保持、
置位、复位、翻转。
功能表
逻辑符号
K
Qn+1
0
Qn
1
0
0
1
1
(Qn)'
7.6 触发器电路仿真分析
JK触发器仿真
7.6 触发器电路仿真分析
触发器是构建时序逻辑电路的基本组成部分 触发器种类多，但常用只有D触发器、JK触发器 用触发器构成的时序电路分析
设计：
（1）定义输入输出逻辑变量，文字叙述抽象为逻辑 描述
输入变量3个： 启动开关（启动/未启动）、车门（关/未关）、安全
带（系好/未系好） 输出变量1个：告警信号（产生/未产生） 用A、B、C、F表示这些变量，逻辑描述为：
组合逻辑电路的设计
A=1/0，启动开关 = 启动/未
序号 A B C
F
启动 B=1/0，车门 = 关/未关 C=1/0，安全带 =系好/未系
1、设计一个余3码转换成8421码的电路 要求：能够显示输入代码和输出代码
2、用双四选一数据选择器实现全加器 要求：能够显示输入位和输出为的变化
3、设计一位余8421码的求和电路 要求：能够显示输入代码和输出代码
实验6 触发器电路仿真分析
触发器：具有记忆功能的存储器件，是构建时序逻 辑电路的最基本单元。
1
000
0
2
001
0
好
3
010
0
F=1/0，告警信号 = 产生/未
4
011
0
产生
5
100
1
（2）根据逻辑功能要求列出
6
101
1
真值表：
7
110
1
8
111
0
组合逻辑电路的分析与设计
（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式 调用逻辑转换仪，输入真值表，再得到最简表达式
组合逻辑电路的设计
7.7 时序电路设计与仿真分析
4位双向通用移位寄存器器 【设计】用74LS194设计一个流水灯电路。
7.7 时序电路设计与仿真分析
序列信号：串行数字信号 序列信号发生器：能产生序列信号的电路 构成方法：触发器+门电路；计数器+数据选择器 【设计】用计数器74LS161和数据选择器74LS151
构建电路 时钟源 分段线性源 逻辑分析仪
7.7 时序电路设计与仿真分析
时序逻辑电路由组合逻辑电路和存储电路（触发 器）组成，并在时钟信号控制下工作。
常用时序电路有：寄存器、移位寄存器、计数器、 顺序脉冲发生器、序列信号发生器。
带预置输入的十进制加减可逆计数器 【设计】用74LS192设计一个二十五进制减计数器。
设计要求：用开关产生M信号。用字信号发生 器产生地址，用指示灯指示表决结果，并用逻 辑分析仪观察所有输入输出信号。
作业：用译码器设计一位全加器
基本要求： 1、自动生成译码器的地址输入 2、用相应的显示器件指示出和及进
位的状态。
扩展要求：显示加数、被加数、来自低位 的进位的状态。
实验5 组合逻辑电路的综合练习
单击Set，弹出Clock setup
Clock Source：选择外/内时钟 Clock Rate：时钟频率 Sampling Setting：取样方式 Pre-trigger Samples：前沿触发取样数 Post-trigger Samples：后沿触发取样数 Threshold Volt.：阈值电压
逻辑分析仪（Logic Analyzer）
Trigger区：设置触发方式，单击Set按钮
Trigger Clock Edge：触发方式
Positive上升沿、Negative下降沿、 Both升降沿触发
Trigger Qualifier：触发限定字（0、 1、x(0、1皆可)）
Trigger Patterns：触发样本，可设 置样本A、B、C
例：设计一汽车告警系统，在以下情况下产生告警信号：启动开关启动而车门未关；
B=1/0，车门 = 关/未关
Display选择：十六进制、十进制、二进制、ASCII码
（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式
数字信号从初始地址至终了地址输出
8 555定时器设计与仿真分析
触发器是构建时序逻辑电路的基本组成部分
相关虚拟仪器：逻辑分析仪（Logic Analyzer）
用于同步记录和显示16位数字信号，可用于对数字 信号的高速采集和时序分析
接 输 入 信 号
接时触 外钟发 部控控 时制制 钟端端
逻辑分析仪（Logic Analyzer）
操作界面：
左侧16个小圆圈代表16个输入端，若接 有被测信号，则出现黑圆点
1 ×× ××××× × 1 1 1 1 1
011 11111 1 1 1 1 0 1 0 ×× ××××× 0 0 0 0 1 0 0 ×× ×××× 0 1 0 0 1 1 0 0 ×× ××× 0 1 1 0 1 0 1 0 0 ×××× 0 1 1 1 0 1 1 1 0 0 ××× 0 1 1 1 1 1 0 0 1 0 0 ×× 0 1 1 1 1 1 1 0 1 1 0 0×0 1 1 1 1 1 1 1 1 0 1 0
组合逻辑电路仿真
实验1：逻辑转换仪的使用
例：创建数字电路（TTL74系列门电路），将输入 输出端连接到逻辑转换仪。
逻辑函数的化简及转换
由逻辑图得到真值表
逻辑函数的化简及转换
由真值表得到最小项表达式
逻辑函数的化简及转换
由真值表得到最简表达式
逻辑函数的化简及转换
得到与非形式的逻辑图
组合逻辑电路的分析
用于产生数字信号（最多32位），作为数字信号源
字信号 编辑区
16 16
低
高
位
位
数据 触发端
准备端
字信号发生器（Word Generator）
字信号编辑区：按顺序显示待输出的数字信号，可直接编 辑修改
Controls选择区域：数字信号输出控制
➢ Cycle：从起始地址开始循环输出，数量由Settings对话框设定 ➢ Burst：输出从起始地址开始至终了地址的全部数字信号 ➢ Step：单步输出数字信号 ➢ Set按钮：设置数字信号类型和数量
数字信号的数量
Initial Pattern:设置数字信号初始值，只在Shift Right、Shift Left进制代码译成高低电平信号， 包括二进制译码器、二-十进制译码器、显示译码器。
以二进制译码器74LS138（3线-8线译码器）为例。
得到本位和S1、进位端1CN1的表达式 测试说明：
待测试芯片输入输出引脚多时，输入信号可用 字信号发生器，输出信号用逻辑分析仪或LED
常用组合电路性能测试与仿真分析
全加器仿真分析
两个或两个以上切换至 上触点（输入1），指 示灯X1亮。具有三人表 决器的功能。
2、字信号发生器（Word Generator）
Initial Pattern:设置数字信号初始值，只在Shift Right、Shift Left选项起作用。
构成方法：触发器+门电路；
Set按钮: 设置时钟脉冲 1、自动生成译码器的地址输入
A1=B1=CN1=0,
7 时序电路设计与仿真分析
Output 模拟电压输出端 S1=0,1CN1=0
S1=0,1CN1=0
举例：创建逻辑电路，逻辑转换仪XLC1接入。
组合逻辑电路的分析
分析真值表和最简表达式
组合逻辑电路的分析
同理，将Y2接入XLC1
结合Y1、Y2的表达式及真值表，可知该电路为一位全加器电 路。Y1为全加器的和，Y2为全加器产生的进位。
2、画出图示电路，仿真列出电路真 值表，判断电路的逻辑功能
实验2 组合逻辑电路的设计
（4）按最简逻辑表达式构建逻辑电路
实验3 常用组合电路性能测试与仿真分析
1、“一位全加器74LS183”性能测试 输入输出端子不多，采用开关提供输入信号，
指示灯观察输出结果
注：D是SOP封装的，N是DIP封装
常用组合电路性能测试与仿真分析
7 时序电路设计与仿真分析
触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发
3、编码器的仿真分析
编码器的仿真分析：优先编码器74LS148
编码器74LS148输出为反码，在其输出端加反相器 变成原码输出，输出代码用LED数码管显示。
S I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX
左侧第1区: Stop: 停止仿真 Reset：复位并清除显示波形 Reverse：改变屏幕背景颜色 左侧第2区: T1、T2：读数指针1和2离开扫描线零
点的时间 T2-T1：两读数指针之间的时间差
Clock/Div: 显示屏上每个水平 刻度现实的时钟脉冲数
Set按钮: 设置时钟脉冲
逻辑分析仪（Logic Analyzer）
常用组合电路性能测试与仿真分析
“一位全加器74LS183”性能测试 9 模-数和数-模转换器的仿真分析
电路功能：电路有3个输入变量A、B、C和一个控制变量M。
（1）分析题意，将文字叙述抽象为逻辑描述，定义输入输出逻辑变量
Set按钮：设置数字信号类型和数量
Trigger Clock Edge：触发方式
常用组合电路性能测试与仿真分析
依此类推，使ABC三个键按000、001、010…111组合，运 行，观测输出结果，列写测试结果。
输入
输出
A1
B1
CN1
S1
1CN1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
1
0
0
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
1
1
1
1
1
1
常用组合电路性能测试与仿真分析
输入端A1、B1，前级进位端CN1 本位和S1、进位端1CN1 借助逻辑分析仪可构建真值表，转换为表达式，
输入端D的状态（1或 0），使输出端置位或 复位。 D触发器逻辑符号
D触发器功能表
D触发器逻辑符号
D
Qn
Qn+1
0
0
0
0
1
0
1
0
1
1
1
1
7.6 触发器电路仿真分析
D触发器仿真
信号源：
7.6 触发器电路仿真分析
JK触发器
时钟类触发器
J
功能：保持、置0、置1、
0
翻转。
0
在时钟信号作用下，
1
触发器（trigger）是个特殊的存储过程，它的执行不 是由程序调用，也不是手工启动，而是由事件来触 发
种类：RS触发器、D触发器、JK触发器、T'触发器 1. 基本触发器
由两个与非门交叉耦合构成。
电路如图
7.6 触发器电路仿真分析
D触发器：时钟类触发 器。
功能：置位、复位。 在时钟信号作用下，
（2）根据逻辑功能要求列出真值表 （3）由真值表写出逻辑关系表达式，并化简为最简
逻辑表达式
（4）按最简逻辑表达式构建逻辑电路 基于Multisim设计组合逻辑电路过程大大简化，
但思路与人工设计基本相同
组合逻辑电路的设计
例：设计一汽车告警系统，在以下情况下产生告警 信号：启动开关启动而车门未关；启动开关启动 而安全带未系好；启动开关启动而车门未关、安 全带也未系好。
OE 转换使能端
启动开关（启动/未启动）、车门（关/未关）、安全带（系好/未系好） Step：单步输出数字信号
A1=1, B1=CN1=0,
Output 模拟电压输出端
9 模-数和数-模转换器的仿真分析 8 555定时器设计与仿真分析
S1=1,1CN1=0
“一位全加器74LS183”性能测试
Vref- 参考电压
Display选择：十六进制、十进制、二进制、ASCII码 Trigger选择：内触发、外触发、上升沿、下降沿 Frequency：输出数字信号的频率
字信号发生器（Word Generator）
Set：设置数字信号类型和数量 Pre-set Patterns: 不改变字信号编辑区的数字信号 载入数字信号文件*.dp 存储数字信号 将字信号编辑区的数字信号清零 数字信号从初始地址至终了地址输出 数字信号从终了地址至初始地址输出 数字信号按右移方式输出 数字信号按左移方式输出
001 11111 1 1 1 1 1 0
实验4 数据选择器的仿真分析
实验内容：用8选一的数据选择器设计一个表决电路
电路功能：电路有3个输入变量A、B、C和一 个控制变量M。M=0 ，电路实现“意见一致” 功能（ABC全部同意时，表决通过，否则表决 不通过）；M=1，实现“多数表决”功能。 （ABC中多数同意，则表决通过。
1、半加器的电路仿真
半加器真值表
Ai Bi 00 01 10 11
S i C i+ 1 00 10 10 01
组合逻辑电路的设计
根据给定设计要求，设计出逻辑电路，目标是以 最少的元器件构建满足功能要求的逻辑电路
传统设计（人工设计）步骤：
（1）分析题意，将文字叙述抽象为逻辑描述，定义 输入输出逻辑变量
输入端J、K的状态（1
1
或0），使输出端保持、
置位、复位、翻转。
功能表
逻辑符号
K
Qn+1
0
Qn
1
0
0
1
1
(Qn)'
7.6 触发器电路仿真分析
JK触发器仿真
7.6 触发器电路仿真分析
触发器是构建时序逻辑电路的基本组成部分 触发器种类多，但常用只有D触发器、JK触发器 用触发器构成的时序电路分析
设计：
（1）定义输入输出逻辑变量，文字叙述抽象为逻辑 描述
输入变量3个： 启动开关（启动/未启动）、车门（关/未关）、安全
带（系好/未系好） 输出变量1个：告警信号（产生/未产生） 用A、B、C、F表示这些变量，逻辑描述为：
组合逻辑电路的设计
A=1/0，启动开关 = 启动/未
序号 A B C
F
启动 B=1/0，车门 = 关/未关 C=1/0，安全带 =系好/未系
1、设计一个余3码转换成8421码的电路 要求：能够显示输入代码和输出代码
2、用双四选一数据选择器实现全加器 要求：能够显示输入位和输出为的变化
3、设计一位余8421码的求和电路 要求：能够显示输入代码和输出代码
实验6 触发器电路仿真分析
触发器：具有记忆功能的存储器件，是构建时序逻 辑电路的最基本单元。
1
000
0
2
001
0
好
3
010
0
F=1/0，告警信号 = 产生/未
4
011
0
产生
5
100
1
（2）根据逻辑功能要求列出
6
101
1
真值表：
7
110
1
8
111
0
组合逻辑电路的分析与设计
（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式 调用逻辑转换仪，输入真值表，再得到最简表达式
组合逻辑电路的设计
7.7 时序电路设计与仿真分析
4位双向通用移位寄存器器 【设计】用74LS194设计一个流水灯电路。
7.7 时序电路设计与仿真分析
序列信号：串行数字信号 序列信号发生器：能产生序列信号的电路 构成方法：触发器+门电路；计数器+数据选择器 【设计】用计数器74LS161和数据选择器74LS151
构建电路 时钟源 分段线性源 逻辑分析仪
7.7 时序电路设计与仿真分析
时序逻辑电路由组合逻辑电路和存储电路（触发 器）组成，并在时钟信号控制下工作。
常用时序电路有：寄存器、移位寄存器、计数器、 顺序脉冲发生器、序列信号发生器。
带预置输入的十进制加减可逆计数器 【设计】用74LS192设计一个二十五进制减计数器。
设计要求：用开关产生M信号。用字信号发生 器产生地址，用指示灯指示表决结果，并用逻 辑分析仪观察所有输入输出信号。
作业：用译码器设计一位全加器
基本要求： 1、自动生成译码器的地址输入 2、用相应的显示器件指示出和及进
位的状态。
扩展要求：显示加数、被加数、来自低位 的进位的状态。
实验5 组合逻辑电路的综合练习
单击Set，弹出Clock setup
Clock Source：选择外/内时钟 Clock Rate：时钟频率 Sampling Setting：取样方式 Pre-trigger Samples：前沿触发取样数 Post-trigger Samples：后沿触发取样数 Threshold Volt.：阈值电压
逻辑分析仪（Logic Analyzer）
Trigger区：设置触发方式，单击Set按钮
Trigger Clock Edge：触发方式
Positive上升沿、Negative下降沿、 Both升降沿触发
Trigger Qualifier：触发限定字（0、 1、x(0、1皆可)）
Trigger Patterns：触发样本，可设 置样本A、B、C
例：设计一汽车告警系统，在以下情况下产生告警信号：启动开关启动而车门未关；
B=1/0，车门 = 关/未关
Display选择：十六进制、十进制、二进制、ASCII码
（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式
数字信号从初始地址至终了地址输出
8 555定时器设计与仿真分析
触发器是构建时序逻辑电路的基本组成部分
相关虚拟仪器：逻辑分析仪（Logic Analyzer）
用于同步记录和显示16位数字信号，可用于对数字 信号的高速采集和时序分析
接 输 入 信 号
接时触 外钟发 部控控 时制制 钟端端
逻辑分析仪（Logic Analyzer）
操作界面：
左侧16个小圆圈代表16个输入端，若接 有被测信号，则出现黑圆点
1 ×× ××××× × 1 1 1 1 1
011 11111 1 1 1 1 0 1 0 ×× ××××× 0 0 0 0 1 0 0 ×× ×××× 0 1 0 0 1 1 0 0 ×× ××× 0 1 1 0 1 0 1 0 0 ×××× 0 1 1 1 0 1 1 1 0 0 ××× 0 1 1 1 1 1 0 0 1 0 0 ×× 0 1 1 1 1 1 1 0 1 1 0 0×0 1 1 1 1 1 1 1 1 0 1 0
组合逻辑电路仿真
实验1：逻辑转换仪的使用
例：创建数字电路（TTL74系列门电路），将输入 输出端连接到逻辑转换仪。
逻辑函数的化简及转换
由逻辑图得到真值表
逻辑函数的化简及转换
由真值表得到最小项表达式
逻辑函数的化简及转换
由真值表得到最简表达式
逻辑函数的化简及转换
得到与非形式的逻辑图
组合逻辑电路的分析
用于产生数字信号（最多32位），作为数字信号源
字信号 编辑区
16 16
低
高
位
位
数据 触发端
准备端
字信号发生器（Word Generator）
字信号编辑区：按顺序显示待输出的数字信号，可直接编 辑修改
Controls选择区域：数字信号输出控制
➢ Cycle：从起始地址开始循环输出，数量由Settings对话框设定 ➢ Burst：输出从起始地址开始至终了地址的全部数字信号 ➢ Step：单步输出数字信号 ➢ Set按钮：设置数字信号类型和数量
数字信号的数量
Initial Pattern:设置数字信号初始值，只在Shift Right、Shift Left进制代码译成高低电平信号， 包括二进制译码器、二-十进制译码器、显示译码器。
以二进制译码器74LS138（3线-8线译码器）为例。
得到本位和S1、进位端1CN1的表达式 测试说明：
待测试芯片输入输出引脚多时，输入信号可用 字信号发生器，输出信号用逻辑分析仪或LED
常用组合电路性能测试与仿真分析
全加器仿真分析
两个或两个以上切换至 上触点（输入1），指 示灯X1亮。具有三人表 决器的功能。
2、字信号发生器（Word Generator）
Initial Pattern:设置数字信号初始值，只在Shift Right、Shift Left选项起作用。
构成方法：触发器+门电路；
Set按钮: 设置时钟脉冲 1、自动生成译码器的地址输入
A1=B1=CN1=0,
7 时序电路设计与仿真分析
Output 模拟电压输出端 S1=0,1CN1=0
S1=0,1CN1=0
举例：创建逻辑电路，逻辑转换仪XLC1接入。
组合逻辑电路的分析
分析真值表和最简表达式
组合逻辑电路的分析
同理，将Y2接入XLC1
结合Y1、Y2的表达式及真值表，可知该电路为一位全加器电 路。Y1为全加器的和，Y2为全加器产生的进位。
2、画出图示电路，仿真列出电路真 值表，判断电路的逻辑功能
实验2 组合逻辑电路的设计
（4）按最简逻辑表达式构建逻辑电路
实验3 常用组合电路性能测试与仿真分析
1、“一位全加器74LS183”性能测试 输入输出端子不多，采用开关提供输入信号，
指示灯观察输出结果
注：D是SOP封装的，N是DIP封装
常用组合电路性能测试与仿真分析
7 时序电路设计与仿真分析
触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发