一种Ka频段高密度高集成瓦式T组件的设计

doi :10.3969/j.issn.1001-893x.2021.03.018
引用格式:罗鑫.一种Ka 频段高密度高集成瓦式T 组件的设计[J].电讯技术,2021,61(3):373-378.[LUO Xin.Design of a high density and high
integration tile -type T module in Ka -band[J].Telecommunication Engineering,2021,61(3):373-378.]
一种Ka 频段高密度高集成瓦式T 组件的设计
∗
罗㊀鑫∗
∗
(中国西南电子技术研究所,成都610036)
摘㊀要:介绍了一种Ka 频段瓦式T 组件的设计方法和关键技术㊂采用多层印制电路板(Printed Cir-cuit Board ,PCB )技术,实现了无源网络和馈电网络集成在同一块多层电路板上,滤波功能层和天线一体化集成,利用毛纽扣实现了组件的三维垂直互联㊂采用互补金属氧化物半导体(Complementary
Metal Oxide Semiconductor ,CMOS )工艺与砷化镓(GaAs )工艺相结合的芯片异构集成方案,成功研制出16通道带滤波功能层天线的T 组件,体积为22mm ˑ22mm ˑ12mm ,质量不超过13g ㊂与同频段同功能的砖式T 组件相比,体积缩减75%,质量降至10%㊂该组件充分发挥CMOS 工艺强大的数模混合集成能力和化合物半导体工艺优异的射频性能,并将两类芯片在平面内直接异构拼装,在集成密度㊁功能密度㊁射频性能以及可实现性等多个方面获得了良好的平衡㊂关键词:有源相控阵;Ka 频段;瓦式;CMOS ;异构集成开放科学(资源服务)标识码(OSID
):
微信扫描二维码听独家语音释文与作者在线交流享本刊专属服务
中图分类号:TN83;TN957.3㊀㊀文献标志码:A㊀㊀文章编号:1001-893X (2021)03-0373-06
Design of a High Density and High Integration
Tile -type T Module in Ka -band
LUO Xin
(Southwest China Institute of Electronic Technology,Chengdu 610036,China)
Abstract :The novel design method and key technologies of a tile -type T module in Ka -band is intro-duced.With the multi -layer printed circuit board(PCB)technology,the passive network and the port feed network are integrated on the same layer.The filter and antenna are integrated in one PCB,and the 3D ver-tical interconnection of components is realized by using the fuzz buttons.The heterogeneous integration scheme of chip is adopt by combining complementary metal oxide semiconductor(CMOS)technology and gallium arsenide(GaAs)technology.A 16-channel T module with filter function antenna is successfully developed.The size is 22mm ˑ22mm ˑ12mm and the weight is less than pared with the brick T module with the same frequency band and function,the size is reduced by 75%and the weight is reduced to 1/10.The T module combines with the powerful capability of digital -analog integration of CMOS process and the excellent RF performance of compound semiconductor technology.The two types of chips are heter-ogeneous assembled in the plane directly,and a good balance is achieved in many aspects,such as integra-tion density,functional density,RF performance and achievability.
Key words :active phased array;Ka -band;tile -type structure;CMOS;heterogeneous integration
㊃
373㊃第61卷第3期2021年3月
电讯技术
Telecommunication Engineering
Vol.61,No.3March,2021
∗∗∗收稿日期:2020-05-19;修回日期:2020-09-20通信作者:ivy5208@
0㊀引㊀言
目前,二维有源相控阵按照组装方式主要分为砖式和瓦式[1-2]㊂砖式结构是芯片放置方向垂直于相控阵天线阵面孔径,电路采用纵向集成横向组装,由于纵向不受限于半波长可根据设计需求扩展,Z 向尺寸大,因此,这种结构集成度较低,在实际应用中很难实现中大型阵列规模并保证TR组件长期可靠的工作[3]㊂而根据系统应用的要求和技术发展情况,有源相控阵天线正朝着小型化㊁高性能㊁低成本等方面不断发展[4]㊂若继续采用集成相对较低的 砖式 结构方式,有源相控阵天线很难实现小型化㊁轻重量设计㊂
随着频段的不断扩展,瓦式TR组件在有限的半波长平方内难以完成高密度集成TR组件设计[5]㊂当前微波及毫米波器件的制造工艺主要分为以互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)或双极互补金属氧化物半导体(Bipolar CMOS,BiCMOS)为代表的硅基半导体工艺和以砷化镓(GaAs)或氮化镓(GaN)为代表的III-V族化合物半导体工艺两大类㊂GaAs(或GaN)工艺制造的元件的优势在于可以获得较大的输出功率和较低的噪声特性,但另一方面,该工艺也存在集成度低㊁成本高㊁无法集成大规模数字电路㊁工艺一致性较差等问题㊂CMOS是一种基于硅衬底和标准制造流程的集成电路工艺,虽然在最大输出功率和噪声性能方面逊于GaAs工艺,但具有集成度高㊁功耗低㊁成本低等优势,已成为制备大规模集成电路的主流工艺技术㊂而瓦式TR组件的器件采用唯一一种毫米波器件制造工艺,难以同时满足集成密度㊁功能密度㊁射频性能以及可实现性的需求[6]㊂此外,当收发天线阵面共口径,同时工作使用时,需要在TR组件的末级或者前端放置滤波器,保证接收天线的灵敏度,而通常瓦式天线阵面和滤波功能层分离模块设计,难以实现整个天线的低剖面㊂
针对上述分析,本文基于瓦式架构,为解决安装空间受限的问题,并且保证一定功率的输出,提出了一种采用CMOS工艺与GaAs工艺相结合的芯片异构集成方案,充分发挥了CMOS工艺强大的数模混合集成能力和化合物半导体工艺优异的射频性能,并将两类芯片在平面内直接异构拼装,在集成密度㊁功能密度㊁射频性能以及可实现性等多个方面获得了良好的平衡㊂利用成熟的多层印制电路板(Prin-ted Circuit Board,PCB)技术,将滤波功能层二维平面一体化集成,通过层间垂直互联实现与天线连接,降低组件的纵向高度㊂该组件具有良好的工程实现性,可靠性高,有效减少了毫米波有源相控阵天线组件的芯片数量,降低相控阵天线T组件成本,简化了外围电路,提高了横截面的集成度㊂
1㊀系统组成和工作原理
在测控通信领域,由于Ka频段相控阵天线的发射链路和接收链路通常为全双工工作状态,且发射链路和接收链路的工作信号均为连续波信号形式,接收和发射信号工作频率相隔较近,为确保收发链路正常工作,相控阵天线需保证收发通道之间的隔离度要求,为此相控阵发射天线和相控阵接收天线往往采用分开设计,将相控阵天线的T组件和R 组件分别进行独立设计,如图1所示㊂由于阵面横向口径空间受限,接收天线与发射天线虽然分开设计,但间隔很近,空间隔离有限,为了使得功放发射时耦合到接收通道发射频点功率不饱和,在R组件前端增加一级滤波器,滤波器位于接收通道的最前级,因此在确保足够带外抑制的同时必须严格保证极低的损耗,才能尽量降低R组件的噪声系数㊂同时功放工作时耦合到接收通道中接收频点上的噪声功率不影响正常信号接收㊂在T组件末端增加滤波器,本文要求20dBc的带外抑制和小于等于1dB的插入损耗
㊂
图1㊀Ka频段相控阵天线原理框图
T组件作为Ka频段相控阵天线的核心部件,由于Ka频段发射天线相邻阵元之间半个波长长度间距狭小,每个发射阵元后端要依次连接功放芯片㊁移相器芯片等器件,导致T组件没有足够空间来安置,采用常规的T组件集成方法非常困难㊂本文采用基于两种工艺的套片集成方案,以4ˑ4为子阵进行模块化设计㊂图2给出了本文T组件的原理框图,每个通道射频信号先1分2功分,然后经8通道
㊃473㊃
电讯技术㊀㊀㊀㊀2021年
CMOS 多功能集成的单芯片移相放大,最后经末级GaAs 功率放大器再次放大滤波后送达天线㊂每8个通道共用1个8通道CMOS 多功能集成的单芯片控制移相和放大信号,9个芯片就可以实现8个通道功率分配㊁相位移相㊁功率放大的功能㊂
图2㊀瓦式T 组件原理框图
2㊀瓦式T 组件集成设计
2.1㊀架构设计
为了保证在扫描角范围内不出栅瓣,相控阵天线要求阵元间距d 满足
d <λ
1+sin θmax
㊂(1)式中:λ为波长,θmax 为最大扫描角㊂取最大扫描角为60ʎ,可计算出阵元间距应小于等于0.536λ㊂本文发射阵元间距取为5.5mm,在5.5mm ˑ5.5mm
单元面积内集成所有芯片㊁滤波电容㊁馈电和低频控制焊盘㊁射频接口等功能单元,各通道实现功率放大㊁移相衰减㊁信号滤波的功能㊂根据图2的工作原理,该T
组件分为三大功能层,分别是天线滤波功能层,结构封装功能层和射频功能层,如图3所示㊂
图3㊀Ka 频段瓦式T 组件集成架构
天线滤波功能层包括辐射阵面㊁滤波器,采用多层PCB 技术,一体集成,实现信号的滤波和发射㊂结构封装功能层包括上㊁下腔体和射频接插件,主要作为射频和低频接插件㊁多层电路板和芯片器件的载体,实现组件的气密封装㊂射频功能层包括芯片器件和多层电路板集成的射频网络和馈电网络,实现功率分配㊁射频信号相位移相㊁功率放大的功能㊂
2.2㊀T 组件专用多功能芯片套片
组件以5.5mm 为单元间距,4ˑ4子阵设计,
在有限的空间同时满足小间距高密度集成和优良的单通道射频性能,传统GaAs 多功能集成芯片已经不能满足集成需求㊂采用CMOS 工艺的多通道多功能集成的单芯片代替,而单片的CMOS 多通道多功能集成芯片很难满足发射功率的需求㊂为了在集成密度和射频性能取得良好平衡,本文提出一种基于8通道CMOS 多功能集成的单芯片作为核心芯片(Corechip),并级联8个相同的GaAs 工艺制造的功率放大器芯片,2.5维异构集成㊂8通道CMOS 多功能芯片的单芯片集成了模拟电路㊁数字电路和射频电路,实现了对信号的预放大㊁数字幅相控制㊁增益随温度变化自动补偿的功能,如图4所示,每个通道功率的输出P -1dB 为
5dBm,芯片面积约15mm 2㊂Corechip 芯片集成度
和功能密度的提高,有效减少了芯片数目的同时简化了外围电路的设计,提高了单元电路面积的
集成度,从而解决了空间受限的问题㊂图5和图6给出了芯片的测试数据㊂
图4㊀8通道CMOS 多功能集成的单芯片原理框图
㊃
573㊃第61卷罗鑫:一种Ka 频段高密度高集成瓦式T 组件的设计第3期
(a)芯片8
通道间幅度一致性测试
(b)㊀芯片8通道间相位一致性测试
图5㊀8通道CMOS 多功能集成的单芯片
8
通道间一致性测试结果
图6㊀25GHz 时芯片单通道64移相态
同时外部与GaAs 工艺制造的功率放大器芯片(面积约2mm 2)2.5维异构集成,由8通道CMOS
多功能集成的单芯片输出多路移相㊁放大后的射频信号给GaAs 功率放大器芯片,输出功率P -1dB 为22dBm,弥补8通道CMOS 多功能集成的单芯片输
出能力不足的问题,保证每个通道的输出功率㊂两种工艺芯片的异构,发挥了采用CMOS 工艺的Core-chip,具有集成度高㊁功耗低㊁成本低㊁多功能的特点,而GaAs 工艺制造的功率放大器芯片具有效率高的优点,实现了构建的8通道在集成度和功率之间的一个平衡㊂8个通道的总面积为242mm 2,每8
个通道需要9个芯片,芯片总面积为31mm 2,约占8个通道总面积的12.8%㊂
2.3㊀瓦式T 组件滤波功能层二维平面一体化集成
技术
㊀㊀收发共口径相控阵天线全双工工作时,为保证收发组件之间的隔离度,在收发组件的前级要增加一级滤波器,传统的砖式在X -Y 平面上集成,导致纵向尺寸大,而瓦式T 组件通常组装滤波器的方式
是垂直于T 组件的芯片面,纵向组装㊂根据瓦式架构多通道周期平面拓展的布局特点,本文利用多层复合板高密度集成技术设计了一种高容差埋置型支节耦合滤波器,将各通道对应滤波器单元在X -Y 平面内等间距周期性展开,构建出与瓦式横向集成纵向组装架构相匹配的滤波功能层,以此替代传统滤波器单通道分离纵向集成的方式㊂天线和滤波功能层通过层间垂直互联,一体化设计,以毛纽扣压接方式直接安装在T 组件上,实现与T 组件一体化集成
设计,解决了收发信号相互串扰严重的问题,降低了T 组件的Z 向高度,简化了互连,降低了成本㊂图7为实测天线和滤波器集成后的增益曲线,在22~
23GHz 频段内滤波器的抑制度大于20dBc,保证了天线测试时接收天线正常工作
㊂
图7㊀滤波器集成后的增益曲线
2.4㊀瓦式T 组件高低频垂直互联设计
基于子阵模块化设计,垂直互联包括高频和低频,高频主要包括天线阵面和T 组件㊁T 组件和功率分配/合成网络,低频主要包括T 组件和波束控制㊁波控器和电源模块㊂本文采用毛纽扣连接器进行高频连接,将毛纽扣用上腔体固定在天线滤波功能层和射频功能层之间㊂图8为采用毛纽扣射频互联的T 组件16通道实际的无源插损㊂
㊃
673㊃ 电讯技术㊀㊀㊀㊀2021年
图8㊀T组件16通道实测无源插损
在低频垂直互联方面,子阵模块对外连接采用高密度弹性插针方式实现㊂高密度弹性插针连接器的优点在于,不需要对插的连接器,不需要焊接,两面均通过内部的弹簧设计直接与需要对接电路板的表贴焊盘相连㊂
3㊀环境适应性设计
GaAs功率放大器芯片和8通道CMOS多功能集成的单芯片直接贴装于腔体表面,以利于芯片散热,以使传热路径热阻最小㊂通过采用快速导热的VC板技术和高效储热的相变储热技术,将芯片所产生的热有效地导出去,保证所有芯片器件的结温能够在允许的温度范围内可靠工作㊂在热仿真试算中,设定初始环境温度为55ħ,工作一段时间后,组件达到热平衡状态时,T组件内部温度最高的壳温达到约123.5ħ㊂根据结温=壳温+热阻ˑ热耗,芯片结温温度仿真计算结果见表1㊂
表1㊀芯片结温温度仿真计算结果
器件
热阻/
(ħ㊃W-1)单片热
耗/W
芯片
结温/ħ
GaAs功放650.27139.7 8通道CMOS多功能
集成的单芯片300.50138.5 GaAs功率放大器芯片和8通道CMOS多功能集成的单芯片最大沟道温度建议不超过150ħ,经仿真计算,该T组件可以安全工作㊂
本文中,选择4ˑ4阵元为基本单元模块的规模,将天线滤波功能层面和T组件阵列按每组4ˑ4单元的形式进行分组,每组作为一个复合模块,天线滤波功能层面通过16个毛纽扣与T组件相连接,多层PCB板嵌套焊接在下腔上,T组件内的GaAs功
率放大器芯片和8通道CMOS多功能集成的单芯片
安装在下腔上,以利于芯片散热㊂T组件对外射频
输入连接采用1个SSMP插座,低频焊盘裸露于下
腔背面,采用高密度弹性插针方式实现低频连接㊂
为适应平台环境适应性的要求,采用金属腔体
将所有芯片和多层PCB板包裹在其中的办法,每个T组件需要单独封装并且保证气密性㊂T组件的射频入口采用标准的SSMP插座,用铅锡焊焊接在T
组件的下腔体上㊂采用铅锡焊封焊技术对上㊁下腔
体缝隙做密封焊接处理㊂由于上㊁下腔之间无螺钉,
采用定制的夹具,用于封盖时对T组件的固定㊂通
过密封测试,组件满足平台要求㊂
4㊀实物及其测试结果
基于以上的设计分析,成功研制出Ka频段瓦
片式T组件,测试指标满足整机要求,实测参数如
表2所示㊂图9为本文所研制4ˑ4瓦式T组件的实
物图,表3为砖式T组件的参数对比,图10为T组
件16通道幅度和相位一致性测试曲线㊂
表2㊀实测指标
指标实测值
通道增益/dBȡ20
频点间带外抑制/dBcȡ20
单通道功率/dBmȡ21
体积/mm321ˑ21ˑ12
质量/g
13
图9㊀瓦式T组件实物
表3㊀Ka频段瓦式㊁砖式组件参数对比
组件通道数体积(长ˑ宽ˑ高)/mm3质量/g 瓦式1622ˑ22ˑ1213
砖式16105ˑ36ˑ6140
㊃773㊃
第61卷罗鑫:一种Ka频段高密度高集成瓦式T组件的设计第3期
(a)16
通道幅度一致性测试曲线
(b)16通道相位一致性测试曲线
图10㊀16通道间一致性测试结果
5㊀结㊀论
本文介绍了一种工作在Ka 频段瓦式T 组件的集成设计方法,采用CMOS 工艺的多通道多功能集成的单芯片作为Corechip 的技术路线,突破了基于CMOS 多通道多功能单芯片异构集成和应用㊁带有滤波功能层瓦式T 组件二维平面一体化集成等关
键技术㊂基于该方案设计的4ˑ4通道瓦式T 组件,在集成密度㊁功能密度㊁射频性能以及可实现性等多个方面获得了良好的平衡㊂与同频段同功能的砖式T 组件相比,体积缩减75%,重量降至1/10,具有成本低㊁质量轻㊁小型化的特点,能适应不同应用平台的装载要求㊂参考文献:
[1]㊀GREGORWICH W.Conformal airborne arrays[C]//Pro-ceedings of 1997IEEE Aerospace Conference.Snawmass at Aspen:IEEE,1997:463-470.
[2]㊀JOSEPH A K,BRAIN J E,DANIEL R.V -band space-based phased arrays [J ].Microwave Journal,1987,30(1):89-102.
[3]㊀赵青.一种Ka 频段瓦片式TR 组件子阵集成方案[J].电讯技术,2012,52(7):1155-1159.
[4]㊀胡明春,周志鹏,严伟.相控阵雷达收发组件技术[M].北京:国防工业出版社,2010.[5]㊀黄建.毫米波有源相控阵TR 组件集成技术[J].电讯
技术,2011,51(2):1-6.
[6]㊀张凯.一种毫米波瓦式T /R 组件专用芯片架构[J].微
波学报,2019,35(3):81-85.
作者简介
:
罗㊀鑫㊀女,1986年生于四川绵阳,2012年获硕士学位,现为工程师,主要研究方向为微波毫米波组件㊂
㊃
873㊃ 电讯技术㊀㊀㊀㊀2021年。