SEED-Tms320F2812培训教材
TMS320F2812中文手册
TMS320F2812中文手册第1章芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。
C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。
近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。
TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。
它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。
本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。
1.1 TMS320C28x 系列芯片的结构及性能C28x系列的主要片种为TMS320F2810和TMS320F2812。
两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。
其硬件特征如表1-1所示。
表1-1 硬件特征特征 F2810 F2812 指令周期（150MHz） 6.67ns 6.67ns SRAM（16位/字）18K 18K 3.3V片内Flash（16位/字） 64K 128K 片内Flash/SRAM的密钥有有有有 Boot ROM掩膜ROM 有有外部存储器接口无有事件管理器A和B（EVA和EVB）EVA、EVB EVA、EVB*通用定时器 4 4*比较寄存器/脉宽调制 16 16*捕获/正交解码脉冲电路 6/2 6/2 看门狗定时器有有 12位的ADC 有有*通道数 16 16TMS320C28x系列DSP的CPU与外设（上） ?2?续表特征 F2810 F2812 32位的CPU定时器 3 3 串行外围接口有有串行通信接口（SCI）A和B SCIA、SCIB SCIA、SCIB 控制器局域网络有有多通道缓冲串行接口有有数字输入/输出引脚（共享）有有外部中断源 3 3 核心电压1.8V 核心电压1.8V 供电电压 I/O电压3.3V I/O电压3.3V 封装128针PBK 179针GHH，176针PGF 温度选择‡ A：-40? ~ +85? PGF和GHH PBK S：-40? ~ +125? 仅适用于TMS 仅适用于TMS 产品状况‡‡产品预览（PP） AI AI 高级信息（AI）（TMP）‡‡‡ （TMP）‡‡‡ 产品数据（PD）注：‡ “S”是温度选择（-40? ~ +125?）的特征化数据，仅对TMS是适用的。
第1讲 第1章 TMS320F2812概述
主讲
常州大学 张小鸣
C2000系列DSP的4个子系列
C2xx子系列：16位定点DSP、20MIPS
代表器件：TMS320F206PZ
C24x子系列：16位定点DSP、20MIPS
代表器件：TMS320F240
LF240xA子系列：16位定点DSP、40MIPS 代表器件：TMS320LF2407A
4K× 16
XF _ XPLLDIS
C28x CPU
——具有CPU核的特点
Program Bus
32-bit fixed-point DSP
32 x 32 bit fixed-point MAC Fast interrupt service time Single cycle read-modify-write instructions Upward code compatibility
External Interfaces
C28x Pipeline
A F1 F2 D1 D2 R1 R2 X
W X R2 W X W X W X W
41
Yes 8 500ns 26 Yes No 5V 1 64 PQFP Today 3.3 $3.96
21
Yes 8 Yes 500ns Yes 32 Yes Yes 5V 1 144 LQFP Today 3.3 $12.85
21 64PQFP
Yes5 500ns 21 Yes No 3.3V 641 PQFP Today 3.3 $8.75
16K 18K 544 64K
2.5K 16K 544 32K
TMS320F2812DSP学习
TMS320F28121 上电注意1）TMS320LF24xx：TPS7333QD，5V变3.3V，最大500mA2）JTAG中有四条地线，和P1（哈丁48输入ADC）中5v的地是联通的说明是由5v 供电的3）JTAG中的两条TCK是相同的4）P1中的每个输入有一个备用的5）电源连接后一定要检测，确保正、负极正确连接6）上电后不用示波器或者万用表点测，否则极易短路，如需，则上电之前用线焊上连出，将示波器探头连好7）送电之前一定用万用表测量电源和地是否短路8）连线务必焊接牢固，防止虚焊，否则易有过冲9）确保连出的线头不会短路，操作过程中不会互相碰触10）所有线头挂锡，否则相连太近的线头毛刺易短路10）仿真器不能热插拔11）加入的信号一定要确保在板子的额定之内，如AD电压不超过3V等2 仿真器驱程安装和ccs设置仿真器型号：USB2.0操作系统：WIN98,WINNT,WIN2000CPU：C2000,C5000,C6000口地址：0x240安装过程如下：1.首先安装USB驱动，与安装其它硬件类似。
2. 安装其它程序，运行SETUP即可。
1）仿真器作用：主要是通过仿真器将DSP开发板与电脑连接，这样所编写的程序才能写入DSP芯片，以及在计算机上通过软件（CCS软件）调试DSP开发板，没有仿真器几乎做不了什么（高手可能出外），现在仿真器一般都是USB接口的，比如XDS510DSP仿真器等等，可以对各种系列DSP使用。
开发板按照板上的DSP芯片信号又分为：2000系列（一般自动控制用），5000系列（一般数字信号处理用），6000系列（一般图像处理用）2）USB 仿真器的安装及设置（1）点击光盘中文件Techusb USB 仿真器安装“USB——SETUP.EXE”.（2）点击下一步；（3）点击下一步；（4）USB驱动安装了，再检测USB与计算机连接是否正常，点击“USB20EMURST.EXE”按“RESET（R）”键，出现如上图标则表示正确。
第4章_TMS320F2812系统控制及中断
4.2 时钟及系统控制
华东交通大学电气学院
4.3 振荡器及锁相环模块
2812 基于 PLL 的时钟模块可以采用两种模式，一种是 PLL 未被禁止的情况下（旁路 或使能）， 使用外部晶振给 2812 提供时钟信号，使用 X1/CLKIN 引脚和 X2 引脚；另外 一种 PLL 被禁止的情况下，旁 路片内振荡器，由外部时钟源提供时钟信号，即将外部振
PIEIERx。每个寄存器的低 8 位对应于 8 个外设中断，高 8 位保留。例如 T1PINT对应于PIEIFR2 的第 4 位和 PIEIER2 的第 4 位。
因为 PIE 模块是多路复用的，那么每一组同一时间应该只能是一个中断被响应，
PIE 是怎么做到的呢？PIE 除了每组具有 刚才的 PIEIERx，PIEIFRx 寄存器 之外，还有一个 PIEACK 寄存器，它的低 12 位分别对应着 12 个组，即 INT1INT12，高位保留。假如 T1 的周期中断被响应了，则 PIEACK 寄存器的第 2 位（对应于 INT2）就会被置位，并且一直保持直到手动清除这个标志位。当 CPU 在响应 T1PNT 的时候，PIEACK 的第 2 位一直是 1， 这时候如果 PIE2 组内发生其他的外设中断，则暂时不会被 PIE 响应送给 CPU，必须等到 PIEACK 的第 2 位被复位之后，如果该中断请求还存在，那么立马由 PIE 控制 块将中断请求送至 CPU。所以，每个外设中断被响应之后，一定要对 PIEACK 的相关位进行手动服务，否则同组内的其他中断都不会被响应。
时钟频率具体的计算如下面所示。 晶振为 30M，
PLLCR 的 DIV 位被设置成 1010 时的时钟频率
CLKIN=（OSCLKIN*10）/2=(XCLKIN*10)/2=(30M*10)/2=150M Hz
第五章 TMS320F2812 片内外设模块
▲ 捕获单元
▲ 正交编码脉冲电路
事件管理器的功能如图P134（ P135）所示。
4
事件管理器功能框图 (EVA)
Reset PIE
EV Control Registers / Logic
/
2
TCLKINA / TDIRA ADC Start
GP Timer 1 Compare
GP Timer 1
22
GP 连续增计数模式
(Used for Asymmetric PWM Waveforms)
This example: TxCON.3-2 = 00 (下溢时 TxCMPR重载) TxPR = 3 无延迟计数 TxCMPR = 1 (initially) 计数值= TxPR+1 Prescale = 1
▲ 来自CPU的内部高速外设 时钟 HSPCLK ▲ 外部时钟TCLKINA/B ▲ 方向输入TDIRA/B ▲ 复位信号RESET
输 出
▲ 比较输出TxCMP, 输出pwm 波 ▲ ADC转换启动信号 ▲ 提供上溢、下溢、比较匹 配和周期匹配信号 ▲ 计数方向标识位
第5.1节 事件管理器（EV）
▲ 连续增计数模式 在产生周期匹配的下一个CPU时钟周期后，周期中断被置 位，产生一个中断请求，也可作ADC转换启动信号。定时
器变成0的一个CPU时钟周期之后,定时器的下溢中断标志
被置位，也可发出一个ADC启动信号。 定时器计数到FFFFh后，定时器的上溢中断标志在一 个 CPU时钟周期之后被置位。 定时器初值可以是0000h－FFFFh之间的任何值。
9
●
每个通用定时器包括:
① 一个16位可读/写的定时器计数器TxCNT（x＝1, 2, 3, 4）。
TMS320F2812中文手册
TMS320F2812中文手册第1章芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。
C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。
近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。
TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。
它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。
本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。
1.1 TMS320C28x 系列芯片的结构及性能C28x系列的主要片种为TMS320F2810和TMS320F2812。
两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。
其硬件特征如表1-1所示。
表1-1 硬件特征特征 F2810 F2812 指令周期（150MHz） 6.67ns 6.67ns SRAM（16位/字）18K 18K 3.3V片内Flash（16位/字） 64K 128K 片内Flash/SRAM的密钥有有有有 Boot ROM掩膜ROM 有有外部存储器接口无有事件管理器A和B（EVA和EVB）EVA、EVB EVA、EVB*通用定时器 4 4*比较寄存器/脉宽调制 16 16*捕获/正交解码脉冲电路 6/2 6/2 看门狗定时器有有 12位的ADC 有有*通道数 16 16TMS320C28x系列DSP的CPU与外设（上） ?2?续表特征 F2810 F2812 32位的CPU定时器 3 3 串行外围接口有有串行通信接口（SCI）A和B SCIA、SCIB SCIA、SCIB 控制器局域网络有有多通道缓冲串行接口有有数字输入/输出引脚（共享）有有外部中断源 3 3 核心电压1.8V 核心电压1.8V 供电电压 I/O电压3.3V I/O电压3.3V 封装128针PBK 179针GHH，176针PGF 温度选择‡ A：-40? ~ +85? PGF和GHH PBK S：-40? ~ +125? 仅适用于TMS 仅适用于TMS 产品状况‡‡产品预览（PP） AI AI 高级信息（AI）（TMP）‡‡‡ （TMP）‡‡‡ 产品数据（PD）注：‡ “S”是温度选择（-40? ~ +125?）的特征化数据，仅对TMS是适用的。
TMS320F28122810第二章(共七章)
第2章 TMS320F281x系统控制和中断外围2.1 TMS320F28x的存储器2.1.1 Flash和OTP存储器简介本节描述281x中的Flash和一次性编程OTP存储器特点。
片内Flash存储器在程序和数据存储器空间中均匀分布。
Flash 存储器有如下特点：z多个分区z有代码安全保护z有低功耗模式z可根据CPU频率调整的等待状态z Flash管线模式可提高性能2K×16的OTP存储器用于存放TI公司专用的工程和制造信息。
余下空间用户可以用来存放自己的代码或数据。
有一些相关的寄存器可以用于配置Flash和OTP存储器。
但必须注意的是只有在执行了EALLOW指令后，才可以将数据写入这些寄存器。
执行了EDIS指令后，数据写入操作被禁止执行。
这可以保护寄存器免于被干扰。
读寄存器操作一直可以进行。
通过JTAG仿真口可以读写这些寄存器内容而不用执行EALLOW指令。
寄存器支持16位和32位操作。
注意：执行Flash寄存器配置任务的代码不能放在Flash或OTP存储器中执行。
代码应该放在Flash和OTP外的其它RAM空间进行。
而且当Flash或OTP存储器中正在跑程序时也不要对Flash和OTP寄存器进行操作，直到程序结束后才可进行操作。
在Flash/OTP中运行的代码可以读Flash寄存器中的内容，但千万不要写内容进去。
这样做是为了避免时序上的混乱。
2.1.2 Flash和OTP功耗模式Flash和OTP有三种功耗模式z复位或睡眠状态：DSP复位后的缺省模式，该模式下存储器部分和激活部分均处于睡眠状态（最低功耗）。
z备用状态：在该状态或睡眠状态下进行CPU的读或取操作将自动使DSP的工作模式变为活跃状态。
z活跃或读状态：该状态下DSP功耗最高。
在从Flash/OTP中读或执行代码操作期间，功耗模式是保持不变的。
如果要改变功耗模式，可以采用如下几种方法：z移到低功耗状态：如果要将DSP从高功耗模式带入更低一点的功耗模式，只需改变PWR 模式位（FPWR寄存器中）就可瞬时完成。
TMS320F28122810第一章(共七章)
第1章 TMS320F2812/2810综述1.1 TMS320F28x系列DSP的特点z高性能静态CMOS技术-150MHZ振荡频率（6.67ns指令周期）-低功耗设计（1.8V内核@135MHZ, 1.9V内核@ 150MHZ, 3.3V的I/O引脚）- 3.3V的Flash电压z JTAG边界扫描功能z高性能32位CPU-16×16位和32×32位乘加操作-哈佛总线结构-快速中断响应和处理-统一的存储器规划-4M的线性程序地址-4M的线性数据地址-高效的代码（C/C++和汇编语言）-TMS320F24x/LF240x处理器源代码兼容z片内存储器-Flash(闪存)：可达128K×16的Flash（4个8K×16和6个16K×16的区间）-ROM(只读存储器)：可达128K×16的ROM-1K×16的OTP（一次性可编程）ROM-L0和L1：两块4K×16的单存取RAM（SARAM）-H0：1块8K×16的SARAM-M0和M1：两块1K×16的SARAMz引导ROM（4K×16）-软件引导模式-标准数学表z外部接口（仅2812）-可达1M的存储器空间-可编程的等待状态-可编程的读/写选通定时-三个独立的片选z时钟和系统控制-支持动态改变锁相环（PLL）的参数值-片内振荡器-看门狗定时器模块z外围中断扩展功能可支持45个外围中断z128位安全密码钥匙/锁-保护Flash/ROM/OTP和L0/L1存储器-防止固件反向工程z三个32位CPU定时器z电机控制外围-两个事件管理器（EV A和EVB）-和240xA兼容z串行接口外围-串行外围接口（SPI）-两个串行通信接口（SCI），标准UART接口-增强型CAN总线（eCAN）-SPI模式的多通道缓冲串口（McBSP）z12位AD转换器，16个通道-2×8通道的输入多路选择器-两个采样保持器-单/同时转换模式-快速转换时间：80ns/每秒12.5兆次转换z可达56个独立可编程的多路通用输入/输出（GPIO）管脚z先进的仿真特性-分析和断点功能-硬件实时调试z支持工具包括-ANSI C/C++ 编译/汇编/连接器-支持TMS320C24x/240x指令-代码设计师工作室（CCS）IDE平台-基于DSP的基本输入输出系统（DSP/BIOS）-JTAG扫描控制器-第三方数字化电机控制算法z低功耗模式和功率节省-支持IDLE、STANDBY、HALT模式-可以关断单个外围时钟z封装-179脚GHH MicroStar BGA（2812）-176脚PGF LQFP（2812）-128脚PBK LQFP（2810、2811）z温度范围-A：－40℃到85℃（GHH、PGF、PBK）-S：－40℃到125℃（GHH、PGF、PBK）图1.1为TMS320F2812的176脚PGF LQFP管脚封装图。
TMS320F28122810第五章(共七章)
第5章串行通信接口串行通讯口（SCI）是一种采用两根信号线的异步串行通讯接口，通常又称为UART。
SCI模块采用标准非归零（NRZ）格式，使CPU可以和其它数据格式相同的异步外设进行通讯。
SCI模块的发送器和接收器都带有16级深度的FIFO以减小通讯时的CPU开销，并且发送器和接收器都有独立的使能和中断位，可以在半双工模式下独立操作，也可以全双工模式下同时操作。
为了保证数据的完整性，SCI模块对接收到的数据进行间断检测、奇偶、超时和帧错误检查。
通过对一个16位的波特率控制器编程，可以配置SCI模块的通讯速率。
5.1 增强型SCI模块概述图5.1 SCI模块及其与CPU的接口示意图SCI模块具有以下特点：z两个外部引脚：SCITXD：SCI输出引脚。
SCIRXD：SCI输入引脚。
如果不用SCI功能时，这两个引脚可以设置成通用I/O。
z64K种可编程的通讯速率。
z数据格式：一位起始位；1～8位数据长度位，可编程；可以选择奇校验、偶校验或者无校验；153一位或两位停止位。
z四种错误检测标志：奇偶校验错误、超时错误、帧错误和间断检测错误。
z两种多处理器唤醒模式：空闲线模式和地址位模式。
z全/半双工通讯模式。
z双缓冲接收和发送功能。
z发送和接收可以采用中断或状态标志位查询两种方式。
z独立的发送和接收中断使能位（BRKDT除外）。
z NRZ（非归零）通信格式。
z起始地址从7050H开始的13个SCI模块控制寄存器。
图5.2 SCI模块的结构框图154SCI模块的所有控制寄存器都是8位的，对这些寄存器的操作仅对低8位(0～7)有效；对高8位(8～15)读操作返回零，写操作无效。
和24x系列DSP相比，SCI中增强的功能包括：自动波特率检测和16级发送/接收FIFO。
图5.2 显示了SCI模块的框图。
SCI模块的主要操作主要通过SCI控制寄存器来控制和配置，如下表所示。
名称地址大小（×16）功能描述7050 1 SCI-A通讯控制寄存器SCICCR 0x0000SCICTL1 0x0000 7051 1 SCI-A控制寄存器17052 1 SCI-A波特率寄存器，高字节SCIHBAUD 0x00007053 1 SCI-A波特率寄存器，低字节SCILBAUD 0x00007054 1 SCI-A控制寄存器2SCICTL2 0x00007055 1 SCI-A接收状态寄存器SCIRXST 0x00007056 1 SCI-A接收仿真数据缓冲寄存器SCIRXEMU 0x00007057 1 SCI-A接收数据缓冲寄存器SCIRXBUF 0x0000SCITXBUF 0x00007059 1 SCI-A发送数据缓冲寄存器FIFO发送寄存器705A 1 SCI-ASCIFFTX 0x0000705B 1 SCI-AFIFO接收寄存器SCIFFRX 0x0000FIFO控制寄存器705C 1 SCI-ASCIFFCT 0x0000SCI-A优先级控制寄存器705F 1SCIPRI 0x0000表5.1 SCI-A寄存器名称地址大小（×16）功能描述7750 1 SCI-B通讯控制寄存器SCICCR 0x0000SCICTL1 0x0000 7751 1 SCI-B控制寄存器17752 1 SCI-B波特率寄存器，高字节SCIHBAUD 0x00007753 1 SCI-B波特率寄存器，低字节SCILBAUD 0x00007754 1 SCI-B控制寄存器2SCICTL2 0x00007755 1 SCI-B接收状态寄存器SCIRXST 0x00007756 1 SCI-B接收仿真数据缓冲寄存器SCIRXEMU 0x00007757 1 SCI-B接收数据缓冲寄存器SCIRXBUF 0x0000SCITXBUF 0x00007759 1 SCI-B发送数据缓冲寄存器FIFO发送寄存器SCIFFTX 0x0000775A 1 SCI-B775B 1 SCI-BFIFO接收寄存器SCIFFRX 0x0000FIFO控制寄存器775C 1 SCI-BSCIFFCT 0x0000SCI-B优先级控制寄存器SCIPRI 0x0000775F 1表5.2 SCI-B寄存器155注：1）SCI模块的寄存器映射到外围帧2，该帧只允许16位访问，如果使用32位访问将产生不确定的结果。
TMS320F28122810第四章(共七章)
另外还有 GPTCONA/B，用法见后。 每个通用定时器都可以独立使用，也可以两个定时器同步使用。每个通用定时器的比较 寄存器可用于比较功能，产生 PWM 波形。当定时器工作在增/减模式时，有 3 种连续工作 方式。每个定时器都可以使用可预定标的内部或外部输入时钟。通用定时器还为别的事件管 理器子模块提供时钟基准：通用定时器 1 为比较单元和 PWM 电路提供时钟基准，通用定时 器 2/1 为捕获单元和正交编码电路提供时钟基准。周期寄存器和比较寄存器有双缓冲，允许 用户根据需要改变定时器周期和 PWM 脉冲宽度。
图 4.3 通用定时器框图(x=2 或 4) [当 x=2 时 y=1,n=2，当 x=4 时 y=3,n=4]
100
4.2.2 通用定时器的输入输出
通用定时器的输入包括： z 内部高速时钟（HSPCLK）； z 外部时钟 TCLKINA/B，最高频率不超过 CPU 时钟的 1/4； z 方向输入 TDIRA/B，控制定时器增/减计数的方向； z 复位信号 RESET。
97
事件管理器模块
通用定时器
比较单元
捕获单元
正交编码电路
外部定时器输入
用于控制比较器 的外部触发输入 用于定时器比较 的外部触发输入 功率模块保护中
断输入 ADC 启动外部
触发输入
EVA
模块
信号
通用定时器 1 通用定时器 2 比较单元 1 比较单元 2 比较单元 3 捕获单元 1 捕获单元 2 捕获单元 3
模块
EVB
信号
通用定时器 3 通用定时器 4 比较单元 4 比较单元 5 比较单元 6 捕获单元 4 捕获单元 5 捕获单元 6
TMS320F2812DSP学习
TMS320F28121 上电注意1）TMS320LF24xx：TPS7333QD，5V变3.3V，最大500mA2）JTAG中有四条地线，和P1（哈丁48输入ADC）中5v的地是联通的说明是由5v 供电的3）JTAG中的两条TCK是相同的4）P1中的每个输入有一个备用的5）电源连接后一定要检测，确保正、负极正确连接6）上电后不用示波器或者万用表点测，否则极易短路，如需，则上电之前用线焊上连出，将示波器探头连好7）送电之前一定用万用表测量电源和地是否短路8）连线务必焊接牢固，防止虚焊，否则易有过冲9）确保连出的线头不会短路，操作过程中不会互相碰触10）所有线头挂锡，否则相连太近的线头毛刺易短路10）仿真器不能热插拔11）加入的信号一定要确保在板子的额定之内，如AD电压不超过3V等2 仿真器驱程安装和ccs设置仿真器型号：USB2.0操作系统：WIN98,WINNT,WIN2000CPU：C2000,C5000,C6000口地址：0x240安装过程如下：1.首先安装USB驱动，与安装其它硬件类似。
2. 安装其它程序，运行SETUP即可。
1）仿真器作用：主要是通过仿真器将DSP开发板与电脑连接，这样所编写的程序才能写入DSP芯片，以及在计算机上通过软件（CCS软件）调试DSP开发板，没有仿真器几乎做不了什么（高手可能出外），现在仿真器一般都是USB接口的，比如XDS510DSP仿真器等等，可以对各种系列DSP使用。
开发板按照板上的DSP芯片信号又分为：2000系列（一般自动控制用），5000系列（一般数字信号处理用），6000系列（一般图像处理用）2）USB 仿真器的安装及设置（1）点击光盘中文件Techusb USB 仿真器安装“USB——SETUP.EXE”.（2）点击下一步；（3）点击下一步；（4）USB驱动安装了，再检测USB与计算机连接是否正常，点击“USB20EMURST.EXE”按“RESET（R）”键，出现如上图标则表示正确。
Tms320F2812教材
DSC:带有一个数字信号处理器（DSP）作为运算单元的 单芯片微型计算机
结合DSP优越的运算能力以及独立数据、程序存储结构 和外设，得到最高效的海量运算嵌入式实时控制解决方 案 DSC –Example: Ti C2000系列DSP
2005.8
第二部分：C2000结构
2005.8
C281x Block Diagram
#include <stdio.h> int data[4]={1,2,3,4}; int coeff[4]={8,6,4,2}; int main(void) { int i; int result =0; for (i=0;i<4;i++) result += data[i]*coeff[i]; printf("%i",result); return 0; }
确保在嵌入式应用中的高的性价比
几乎能满足各类电子产品对运算能力和外设的要 求
2种 µP – 结构 (Von Neumann 和Harvard) 广泛 应用于 Microcontrollers
2005.8
DSP-数字信号处理器
类似于微处理器 (µp..), 一个计算系统的核
额外的用来加速复杂运算的外设:
Example: Texas Instruments TMS320F2812 Space : 12 Code Memory ; 9 Data Memory Execution Cycles : 10 @ 150MHz = 66 ns
2005.8
数字信号控制器 (DSC)
µC:带有一个微处理器（µP）作为运算单元的单芯片微型 计算机
F2812中文手册
第1章芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。
C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。
近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。
TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。
它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。
本章将介绍TMS320C28x 系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。
1.1 TMS320C28x系列芯片的结构及性能C28x系列的主要片种为TMS320F2810和TMS320F2812。
两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。
其硬件特征如表1-1所示。
表1-1 硬件特征注：‡“S”是温度选择（-40℃~ +125℃）的特征化数据，仅对TMS是适用的。
‡‡产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。
TI保留了正确的东西，更换或者终止了一些没有注意到的产品。
高级信息（AI）：在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。
产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。
tms320f28x_dsp基础培训讲义
4、引脚
二、存储器
1. 2.
框图 对偶地址进行32位存取的排列
1、框图
C28x具有32位的数据地址和22位的程序地址。
总的地址空间可达4G字（1个字=16位）的数 据空间和4M字的程序空间。在C28x中所有存 储器块都统一映像到程序空间和数据空间， SPRS174N P30 3.1 表示了在程序空间和数 据空间地址是如何分配的。 片内SARAM:单口随机读/写存储器，在单个 机器周期内只能被访问一次。
3、堆栈寻址方式（SP）
” loc16/loc32” 语法 *SP++ 说明 32位数据地址(31:16) = 0x0000 32位数据地址15:0) = SP if(loc16), SP = SP + 1 if(loc32), SP = SP + 2
实例： MOV *SP++,AL ; Push contents of 16-bit AL register onto top ; of stack MOVL *SP++,P ; Push contents of 32-bit P register onto top ; of stack
实例： ADD AL,*–SP[5] ; Add 16-bit contents from stack location ; –5 words from top of stack to AL register MOV *-SP[8],AL ; Store 16-bit AL register to stack location ; -8 words from top of stack ADDL ACC,*–SP[12] ; Add 32-bit contents from stack location ; –12 words from top of stack to ACC register. MOVL *-SP[34],ACC ; Store 32-bit ACC register to stack location ; –34 words from top of stack
TMS320F28122810第三章(共七章)
第3章模数转换器3.1 模数转换器的特点模数转换器ADC模块共有16个输入通道，可配置成两个独立的8通道，也可级联成一个16通道模块。
ADC模块内实际上只有一个转换器。
两个8通道模块可将一系列转换自动排序，每个模块可以从8个输入通道中任意选择输入。
级联模式下，自动排序器就变成一个单16通道的排序器。
每个排序器中，一旦转换完成，转换结果就存放在相应的ADCRESULT寄存器中。
自动排序器允许系统对相同的通道多次转换，从而实现过采样算法，这就比传统的单采样转换增加了分辨率。
ADC功能包括：z12位ADC核，内含采样/保持电路。
z同时采样或顺序采样模式。
z模拟输入范围0～3V。
z25MHZ的ADC时钟频率，转换时间短z16通道，多路选通输入z可在一次采样中同时实现16路自动转换的自动排序能力。
每个转换可从1到16输入通道中任意选择。
z排序器可作为两个独立的8通道排序器或一个16通道排序器，即两个级联的8通道排序器。
z16个采样结果寄存器保存采样结果，每个可独立寻址。
输入模拟电压和采样结果的关系为：数字结果＝4095×(输入模拟电压－ADCLO)/3z多个触发源可以启动AD转换S/W：软件立即开始EV A：事件管理器A（EV A中有多个触发源）EVB：事件管理器B（EVB中有多个触发源）外部引脚。
z灵活的中断控制，允许每个排序的结束（EOS）或每两次EOS申请中断一次。
z排序器可工作在开始/停止模式，允许多个时间排序的触发源同步转换。
z EV A、EVB触发源可以独立工作在双排序器模式z采样保持（S/H）获取时间窗有单独的预分频时钟。
为了获得12位精度的ADC，正确的PCB布局非常关键。
到ADCINxx管脚的模拟线不能和数字信号线靠太近，这可以避免数字信号的干扰耦合进ADC的输入线。
另外，ADC模块的功率管脚所连的电源和地必须和数字电源和数字地分开。
ADC的全部操作都通过ADC寄存器进行。
ADC寄存器映射到外围帧1的地址空间，地址范围是0x0000-7100到0x0000-711F，由ADC控制寄存器、ADC通道选择排序控制寄存器、ADC转换结果寄存器、ADC状态寄存器、ADC最大转换通道数寄存器、ADC自动排序状态寄存器等组成，全部是16位寄存器。
第3讲 TMS320F2812结构
合肥工业大学——电气与自动化工程学院Hefei University of Technology主讲：杨双龙DSP原理及应用电气信息类专业课程DSP原理及应用TMS320F2812功能结构合肥工业大学☐高性能静态CMOS技术•150MHz（6.67ns时钟周期）•低功耗设计（核心电压为1.8V @135 MHz，1.9V @150 MHz，I/O口为3.3V）•Flash编程电压3.3V☐支持JTAG边界扫描☐高性能CPU•16×16 bit和32×32 bit的乘和累加操作•双16×16 bit的乘加单元（MAC）•哈佛总线结构•强大的操作能力•迅速的中断响应和处理•统一的存储器编程模式•可达4M字的线性程序/数据地址•代码效率高（用C/C++或者汇编语言）•与TMS320F24x/LF240x处理器的源代码兼容☐片上存储器•多达128KW的Flash存储器（4个8KW+6个16KW的扇区）•1KW的OTP型存储器•L0和L1：两个4KW的SARAM•H0：8KW的SARAM•M0和M1：两个1KW的SARAM ☐引导ROM (4KW)•带有软件的引导模式•标准的数学表☐外部总线接口(仅F2812支持)•多达1.5M的存储器•可编程等待状态•可编程读/写选通计数器•四个独立的片选端18KW SARAM☐时钟和系统控制•支持动态的锁相环倍率调整•片上振荡器•看门狗定时器模块☐三个外部中断☐外设中断扩展（PIE）模块•可支持45个外部中断☐三个32位CPU定时器☐128位密匙•保护Flash/OTP和L0/L1 SARAM•防止ROM中的程序被解密☐马达控制外设•两个事件管理器（EV A，EVB）•与240xA器件兼容☐串行接口外设•串行外设接口（SPI）•两个串行通信接口（SCI），标准的UART •增强型局域网络控制器（eCAN）•多通道缓冲串口（McBSP）☐12位ADC，16通道•2个8通道的输入多路转换器•两个采样保持器•单个/双路同步采样•高速通道转换速率：80ns/12.5MSPS☐最多有56个可编程GPIO口☐高级的仿真性能•分析和设置断点的功能•实时的硬件调试功能☐开发工具包括•ANSI C/C++ 编译器/汇编器/连接器•支持TMS32024x/20x指令•代码编辑集成开发环境CCS•DSP BIOS•JTAG扫描控制器（TI或者第三方）☐低功耗模式和节能模式•支持空闲模式、等待模式和挂起模式•独立的停止外设的时钟☐封装形式•带外部接口的179pin BGA封装(GHH /ZHH) (2812)•带外部接口的176pin LQFP封装(PGF)(2812)•不带外部接口的128 LQFP封装(PBK) (2810 /2811)☐工作温度范围•A：-40℃～＋85℃•S/Q：-40℃～＋125℃F281x芯片概述Package电源地电源EV AEVBEX 中断SCIC A NJTAGSPI 外部总线控制ADC外部地址总线McBSP时钟复位CPU(32bit 定点)EV通讯ADC外部总线外部数据总线G P I OGPIO存储单元ROM SRAM FLASHPIE 模块F281x芯片概述C281x Block Diagram32x32 bit MultiplierSectoredFlashA(18-0)D(15-0)Program BusData BusRAMBootROM2232-bit Auxiliary Registers332 bitTimersRealtime JTAGCPU Register BusR-M-W Atomic ALUPIE Interrupt Manager323232Event Manager AEvent Manager B 12-bit ADC WatchdogMcBSP CAN2.0B SCI-A SCI-B SPIGPIOF281x基本组成C28x Internal Bus StructureData-write Address Bus (32)Program Address Bus (22)Execution R-M-W Atomic ALUReal-TimeEmulation&TestEngineProgram-read Data Bus (32)JTAGProgramDecoderPC XAR0to XAR7SP DP @X ARAUMPY32x32XT P ACCALU RegistersDebugRegister Bus / Result BusData/Program-write Data Bus (32)Data-read Address Bus (32)Data-read Data Bus (32)Memory Data (4G * 16) Program (4M* 16)Standard Peripherals External InterfacesF281x CPU简介C28x CPU Core◆150MHz 时钟频率◆32-bit 定点DSP ◆32 x 32 bit MAC ◆16 x 16 bit DMAC ◆快速中断响应机制◆哈佛总线结构◆单周期读、写、修改指令◆8级流水线，完全避免硬件流水线冲突◆向上代码兼容性Data Bus32-bit Auxiliary Registers332 bit TimersRealtime JTAGCPURegister BusR-M-W Atomic ALUProgram BusPIE Interrupt Manager32x32 bit MultiplierF281x CPU简介ALU ：执行二进制补码运算和布尔逻辑运算。
第2章TMS320F2812的硬件结构学习要点
第2章 TMS320F2812的硬件结构【本章要点】了解TMS320F2812内部的功能结构了解TMS320F2812中央处理器的结构了解TMS320F2812的总线结构了解主要的CPU寄存器了解TMS320F2812的存储器管理1.TI DSP处理器TMS320F2812是采用改进型哈佛结构的32位定点DSP处理器，CPU内核架构为C28x内核。
2.哈佛结构：程序存储和数据存储空间相互独立，并设置了专用的程序总线和地址总线分别访问程序空间和数据空间，这样CPU就可以同时访问程序和数据了，从而极大地提高了处理速度。
3.改进的哈佛结构：允许数据存放在程序存储器中，并可以被算术指令直接使用；高速缓存存储指令；改进存储器块结构，允许在一个周期内同时读取一条指令和两个操作数。
4.芯片内部主要的功能部件：中央处理单元（CPU）、存储器、片内外设。
5.芯片的核心：中央处理单元（CPU）、相应的指令集及片内总线。
6.TMS320F2812芯片内部主要的功能部件有中央处理单元（CPU）、存储器、片内外设（与通用输入输接口GPIO复用）、全局定时器、外围设备中断管理单元PIE、模数转换器ADC、JTAG接口、外部扩展存储接口及系统控制单元等。
中央处理单元通过存储器总线、外设总线与其它功能部件相连接。
7.CPU与外围模块连接的信号线有四类：（1）存储器接口信号线。
（2）时钟和控制信号线。
（3）复位和中断信号线。
（4）仿真信号线。
8.C28x系列CPU的内核架构及数据通道：（1）内核的运算单元。
（2）CPU寄存器。
（3）地址寄存器算术单元（ARAU）。
（4）操作数总线。
（5）结果总线。
（6）程序地址总线（PAB）。
（7）数据读地址总线（DRAB）。
（8）数据写地址总线（DWAB）。
（9）程序读数据总线（PRDB）。
（10）数据读数据总线（DRDB）。
（11）数据写数据总线(DWDB)。
9.CPU的寄存器图 TMS320F2812 CPU的核心寄存器图 TMS320F2812 CPU的状态寄存器图 TMS320F2812 CPU的PSEUDO寄存器10.TMS320F2812处理器的存储器包括片上存储器和外部存储器接口两部分，所有的存储空间采用统一编址、统一映射到程序空间和数据空间。