半导体测试原理

半导体测试公司简介
Integrated Device Manufacturer (IDM):
半导体公司，集成了设计和制造业务。

IBM：（International Business Machines Corporation）国际商业机器公司，总部在美国纽约州阿蒙克市。

Intel：英特尔，全球最大的半导体芯片制造商，总部位于美国加利弗尼亚州圣克拉拉市。

Texas Instruments：简称TI，德州仪器，全球领先的数字信号处理与模拟技术半导体供应商。

总部位于美国得克萨斯州的达拉斯。

Samsung：三星，韩国最大的企业集团，业务涉及多个领域,主要包括半导体、移动电话、显示器、笔记本、电视机、电冰箱、空调、数码摄像机等。

STMicroelectronics：意法半导体，意大利SGS半导体公司和法国Thomson半导体合并后的新企业，公司总部设在瑞士日内瓦。

是全球第五大半导体厂商。

Strategic Outsourcing Model（战略外包模式）：
一种新的业务模式，使IDM厂商外包前沿的设计，同时保持工艺技术开发
Motorola：摩托罗拉。

总部在美国伊利诺斯州。

是全球芯片制造、电子通讯的领导者。

ADI：（Analog Devices, Inc）亚德诺半导体技术公司，公司总部设在美国，高性能模拟集成电路（IC）制造商，产品广泛用于模拟信号和数字信号处理领域。

Fabless:
是半导体集成电路行业中无生产线设计公司的简称。

专注于设计与销售应用半导体晶片，将半导体的生产制造外包给专业晶圆代工制造厂商。

一般的fabless公司至少外包百分之七十五的晶圆生产给别的代工厂。

Qualcomm：高通，公司总部在美国。

以CDMA(码分多址)数字技术为基础，开发并提供富于创意的数字无线通信产品和服务。

如今，美国高通公司正积极倡导全球快速部署3G网络、手机及应用。

Broadcom：博通，总部在美国，全球领先的有线和无线通信半导体公司。

Marvell：迈威尔，总部在美国硅谷。

是存储、通信和消费型硅解决方案开发领域的领先企业。

Nvidia：英伟达，总部在美国。

创立于1993年1月，是一家以设计显示芯片和主板芯片组为主的半导体公司。

Foundries:硅晶片制造商铸造厂
TSMC：台积电，全球最大的专业集成电路制造服务公司，拥有两座先进的十二寸晶圆厂、四座八寸晶圆厂和一座六寸晶圆厂，总部在台湾。

UMC：联华电子公司 ,利用先进的工艺技术专为主要的半导体应用方案生产各种集成电路（IC）,有三间晶圆芯片制造厂，台湾一家、新加坡两家。

Chartered：特许半导体，新加坡特的一家晶圆代工厂。

Foundries
SMIC：中芯国际，总部位于上海，是中国内地规模最大、技术最先进的集成电路芯片制造企业。

主要业务是根据客户本身或第三者的集成电路设计为客户制造集成电路芯片。

目前公司的绝大多数高管为台湾籍。

Silterra：马来西亚的公司，全套半导体生产业务供应厂商。

1st Silicon：马来西亚新成立的晶圆代工厂。

IBM Microelectronics：IBM微电子
Sub-Contractors (SubCon):分包商
提供wafer测试，芯片封装，成品测试的公司
ASE：日月光，台湾
Amkor：安靠，美国的的封测公司
StatsChipPAC：新科金朋，新加坡
KYEC：King Yuan Electronics Co.ltd,京元电子，总部台湾
UTAC：新加坡，优特半导体（上海）
接触测试检查如下问题：
1. 器件问题—器件引脚开短路。

器件引脚的开短路有可能是在制造过程中的造成的，也有可能是在封装过程中造成，如，引脚短路，引脚静电损坏，bond wire缺失等。

2. 测试系统问题—待测器件和测试系统间的接触不好。

如，ProbeCard或器件的Socket没有正确的连接。

●此项测试通常放在测试程序的最前面.
●此项测试能检查 bond wire缺失的问题.（开路）
●此项测试能检查引脚间的短路.
●此项测试很简单，能够快速完成，这样减少了坏器件的测试时间
Open-short串行静态测试方法
1>测试上方接电源的保护二极管
●将器件所有引脚接0V，包括电源和地引脚。

●连接PMU(每分钟测试的封装好的芯片)到单个DUT(device under testing)引
脚，施加+100微安的电流。

（100µA to 500 µA）
●测量连接点的电压。

●测得的电压在0.7V左右，则测试通过。

●测得的电压大于1.5V，则为开路。

●测得的电压小于0.2V，则为短路。

2>测试下方接地的保护二极管
●将器件所有引脚接0V，包括电源和地引脚。

●连接PMU到单个DUT引脚，施加-100微安的电流。

（-100µA to -500 µA）●测量连接点的电压。

●测得的电压在-0.7V左右，则测试通过。

●测得的电压小于-1.5V，则为开路。

如-3V。

●测得的电压大于-0.2V，则为短路.如-0.01V。

Open-short测试注意事项
●必须设置电压钳制，去限制Open管脚引起的电压。

●Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试
到，它的测试结果将会是3V。

●此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚
如VDD和VSS。

Open-short串行静态测试方法优缺点
优点
●当一个失效（failure）发生时，其准确的电压测量值会被数据记录
（datalog）显示出来，不管它是Open引起还是Short导致。

缺点
●要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。

对于拥有
Per Pin PMU结构的测试系统来说，这个缺点就不存在了。

Open-short Functional测试方法
测VDD保护二极管
●所有的信号管脚预置为“0”，定义所有管脚为输入并由测试机施加VIL；
●所有的电源管脚，VDD和VSS，都连接到地（Ground）；
●动态电流负载单元将在3V的参考电压（VREF）下为前端偏置的VDD保护二
极管提供400uA的电流；
●定义输出比较电平，以确定中央的Pass区域（称为“中间带”或“Z
态”），VOL设置为+0.2V，VOH设置为+1.5V。

测试向量将按照以下顺序运行：
1. 定义所有信号管脚为输入并施加VIL，即pattern中为一行“0” ；
2. 定义待测信号管脚为输出管脚，关闭其上的测试机驱动电路，打开比较单元，判断pass/fail；pattern中的“Z”将指引测试机完成这一步骤。

3. 把上一周期测试的管脚切换回测试机驱动电路，在下一管脚上重复步骤2；
4. 重复步骤2、3直到全部管脚均已测试。

（pin to pin 短路）
00000 /* cycle 1 ground all pins */
Z0000 /* cycle 2 test for diode on first pin */
0Z000 /* cycle 3 test for diode on second pin */
00Z00 /* cycle 4 test for diode on third pin */
000Z0 /* cycle 5 test for diode on fourth pin */
0000Z /* cycle 6 test for diode on fifth pin */
ZZZZZ /* cycle 7 turn drivers off and test all pins*/
●向量运行时，第一个信号管脚在第2个周期测试，测试机管脚驱动电路关
闭，动态电流负载单元通过VREF将管脚电压向+3V拉升，如果VDD的保护二极管正常工作，当电压升至约+0.65V时它将导通，从而将VREF的电压钳制住，同时从可编程电流负载的IOL端吸收约+400uA的电流。

●此时输出比较的结果将是pass，因为+0.65V在VOH（+1.5V）和VOL
（+0.2V）之间，即属于“Z态”。

●如果短路，输出比较将检测到0V；如果开路，输出端将检测到+3V，功能测
试结果为fail。

Open-short功能测试优缺点
优点
相对于DC串行/静态法，运行测试向量要快得多。

缺点
datalog显示的结果信息有限，当fail产生时，我们无法直接判断失效的具
体情况和产生原因。

源电流 (IDD)
理论讲Drain对Source是高阻的状态，在D-S,G-S间没有偏置电压时，导电沟道关闭，D到S间没有电流。

但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是IDD。

在COMS电路中称为IDD，在TTL电路中称ICC。

Gross IDD 意义
●Gross IDD测量的是流入VDD管脚的电流。

●Gross意味着测试条件通常比较宽松
●在Open-Short测试之后，尽早地挑选出功耗较大的电路，功耗较大意味着
器件存在结构缺陷，或已经损坏。

一般说来，器件的Gross IDD越大，其功耗越大。

Gross IDD测试方法
●1、将所有的输入管脚设置为固定的状态——低或者高，VIL设置为0V，VIH
设置为VDD；
●2、所有的输出管脚与负载断开——输出电流会增加IDD的测量值。

●3、正确地并且尽可能简单地预处理相应的功能，使器件进入稳定的状态。

●4、测量进入器件的整体供电电流，电流超出界限则表示功耗过大、器件失
效，直接退出测试。

Gross IDD电阻计算
Gross IDD注意点
●VDD pin的旁路电容会影响IDD的测试。

●IC与测试座接触不好，也会导致IDD较大
●测试条件通常比较宽松，通常将边界设置为器件规格书中额定参数的2-3倍
●电流为0时，0电流在datalogger中可能显示的不是0.0，不同的量程，有
着相应的分辨率。

●例如对于20mA的量程，它的0电流显示在datalogger上可能是0.01mA。

Gross IDD故障寻找
当测试不通过的情况发生时，需要找找非器件的原因：
●将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电
流；
●如果不是0电流，表明有器件之外的地方消耗了电流，找出测试硬件上的
问题所在并解决它。

●我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。

IDD分为两种:
● IDD 静态电流测试: DUT is inactive（非活动状态）
● IDD 动态电流测试: DUT is active （活动状态）
动态IDD是器件在正常工作时，Drain对GND的漏电流
静态IDD是器件在静态时Drain对GND的漏电流
IDD 静态电流测试
●与Gross IDD不同，测试IDD时，器件被预置为消耗电流最低的状态
●测试目的：确保器件被预置为消耗电流最低的状态时，电流消耗不超过规范
规定的最大值
IDD 静态电流测试方法
●1、运行一定的测试向量将器件进入低功耗状态
●2、器件保持在低功耗装态下，测量流入VDD的电流
●3、将测量值与spec中定义的参数对比，判断测试通过与否
静态IDD测试注意点
●测试前需把器件预置为消耗电流最低的状态
●预置条件spec上不一定明确写出
●CMOS IDD受下列因素影响：
-输入电平 -输入上拉/下拉电阻
-VDD电平 -输出电流负载
-输出电容负载
IDD 测试注意事项：
●如果待测的IDD数值很小，则在测电流之前，需要较长的延迟时间。

●外围电路的旁路电容会影响测到的电流值。

有时需要使用relay在测量电流
前将旁路电容断开。

●VDDMAX是测IDD的最苛刻的条件。

●如果器件只有一个电源，且电源值为正，则测到的IDD为正。

●VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必
须严格按照spec的定义去设置
静态IDD阻抗计算
●静态IDD测的是器件电源到地之间的总阻抗
IDDQ (Quiescent IDD)
➢IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。

➢通过测器件静止状态时的电流，检测CMOS器件中的缺陷
➢IDDQ 已成为检测可靠性缺陷的标准测试技术
➢IDDQ对于检测长期可靠性失效很有用,因为有些功能逻辑失效在其他测试中检测不到
➢IDDQ测试目的是测量逻辑状态改变时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。

➢ IDDQ测试运行一组静态IDD测试的功能向量，在功能向量内部的各个独立的断点，进行6-12次独立的电流测量。

➢测试向量序列的目标是，在每个断点验证总的IDD电流时，尽可能多地将内部逻辑门进行开-关的切换。

➢IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。

IDDQ 测试方法
•VDD取VDDmax.
•运行IDDQ 测试向量.
•停止在测试点，使器件保持一个确定的状态.
•测量VDD到VSS间的电流
IDDQ测试的优点
➢有些缺陷，传统的功能测试方法无法检测到，通过IDDQ测试却能检测到，且成本很低。

➢测试提高产品质量，缩短了上市时间
IDDQ能够检测到得一些潜在的问题包括：
➢加工过程缺陷：搭桥bridging ，变形的路径deformed traces ，掩模问题mask problems ，刻蚀不完全incomplete etching ，逻辑上的多余缺陷
logically redundant defects.
➢设计缺陷：悬空门Floating gates, 争用逻辑
logic contention, 掩模产生缺陷mask generation errors.
IDD动态电流测试
●IDD动态电流就是指器件活动状态时Drain到GND消耗的电流
●测试目的：确保器件工作状态下的电流消耗在规格书定义的范围内
1、器件在最高工作频率下运行一段连续的测试向量
2、在运行向量的同时，测试流入VDD管脚的总电流
3、测试结果与spec中定义的参数对比，判断测试通过与否
IDD动态电流测试注意事项
●测试前，通过向量将器件带入最高功耗的工作状态
●外围电路的旁路电容会影响测到的电流值。

●与静态IDD相似，动态IDD受下列因素影响：
-输入电平 -VDD电平
-输出电流负载 -输出电容负载
-向量序列
功能测试/交直流测试
➢功能测试是测试器件的逻辑功能：分别在最宽松和最苛刻的条件下测试.
➢功能测试检查器件的时序（频率，脉冲宽度，建立和保持时间，延迟等）➢每个参数的上下限
一些交流参数
- 传播延迟 -占空比
- 上升/下降时间 -脉冲宽度
- 频率 -建立保持时间
各种不同的spec:
功能规范（ Functional Spec）
直流规范（ DC Spec）
交流规范（AC Spec）
直流规范
直流规范定义了如下器件参数:
1>最大功率额定值
2>工作范围
3>直流特性
4>电容
VOH/IOH
VOH 输出pin脚逻辑值为1时，输出pin脚的最小电压
IOH 输出pin脚逻辑值为1时，输出pin脚流出的最大电流VOH/ IOH意义
1、 VOH/IOH测量的是：
器件输出状态为高时，待测器件输出pin脚的电阻
2、测量VOH/IOH的目的：
检查器件输出pin在输出指定电压时，提供输出电流IOH的能力VOH/IOH测试方法
1.静态测试方法
2.动态测试方法
VOH/IOH静态测试方法
1、器件的所有输出管脚预置为逻辑高状态
2、对待测的输出管脚施加spec上指定的电流IOH（拉电流）
3、测量待测输出管脚的电压
4、和spec上VOH的最小值比较，比最小值小，则器件fail
5、重复此过程，测量其他输出管脚
VOH/ IOH 电阻计算
VOH = VDD – IOH*R
VOH/ IOH注意点
1、VDD（min）
VDD取最小值是测试VOH的最苛刻条件
2、IOH符号为负
IOH从器件的输出pin脚流向测试机，流向测试机的电流符号规定为负3、测试时需要设置电压钳制
VOL/IOL
VOL 输出管脚输出逻辑值为0时，输出管脚的最大电压
IOL 输出管脚输出逻辑值为0时，输出管脚流入的最大电流
VOL/IOL意义
1、 VOL/IOL测量的是：
器件输出状态为低时，器件输出pin脚的电阻
2、测量VOL/IOL的目的：
检查器件输出pin在输出指定电压时，SINK电流IOL的能力VOL/IOL测试方法
1.静态测试方法
2.动态测试方法
VOL/IOL静态测试方法
1、器件的所有输出管脚预置为逻辑低状态
2、对待测的输出管脚施加spec上指定的电流IOL（灌电流）
3、测量待测输出管脚的电压
4、和spec上VOL的最大值比较，比最大值大，则器件fail
5、重复测量其他pin
VOL/IOL电阻计算
VOL/IOL注意点
1、VDD（min）
VDD取最小值是测试VOL的最苛刻条件
2、IOL符号为正
IOL从测试机流向器件的输出pin脚，流出测试机的电流符号规定为正3、测试时需要设置电压钳制。

IOH / IOL
➢IOL 是输出管脚 sink 电流
➢IOH是输出管脚 source电流
➢当输出逻辑为高时，输出管脚会source电流
➢当输出逻辑为低时，输出管脚会sink电流
VOH/IOH、VOL/IOL动态测试方法
●动态测试方法，即把spec上的voh，vol，ioh，iol值代入，运行功能
pattern.
●Pattern pass，则器件的voh/vol，ioh/iol满足规范
●Pattern fail，则器件的voh/vol，ioh/iol不满足规范
VIH/VIL
●VIH 维持输入逻辑状态为高时，施加到输入pin的最小电压
●VIL 维持输入逻辑状态为低时，施加到输入pin的最大电压
VIL / VIH测试方法
●Functional test method
把spec上的vil，vih值代入，运行功能pattern。

如果pattern pass，则器件满足vil,vih规范。

如果pattern fail，器件不满足vil,vih规范。

对TTL器件，vil/vih通常取0.8v，2.0v。

对CMOS器件，vil/vih通常取0.3VDD，0.7VDD
VIH / VIL 注意点
1、对VIH/VIL测试需进行两次，分别在VDD取最小值和VDD取最大值的时候
2、对VIH/VIL测试只能通过动态功能测试，没有静态测试。

3、除了把VIH/VIL值带入的方法，在J750上还可以用扫描（characterize）的方法，把VIH/VIL的具体值扫出
IIH / IIL
IIH The current（I）in an input (I) when it is forced high(H).
输入pin施加高电平时，流经输入脚的电流
IIL The current（I）in an input (I) when it is forced low(L).
输入pin施加低电平时，流经输入脚的电流
IIH/IIL测试目的
确保输入脚的电阻满足设计要求
●IIL: 输入脚到VDD之间的电阻
●IIH：输入脚到VSS之间的电阻
IIL串行测试方法
●1、电源端施加VDDmax
●2、所有的输入管脚施加VIH预置为逻辑1状态
●3、对待测管脚施加低电平（VSS）
●4、测量待测管脚的电流，并与器件spec中定义的IIL最大值进行比较
●5、重复直到所有的输入管脚均完成测试
重复此过程直到所有输入脚被测完。

速度较慢。

注意，预置所有输入脚为高或低，有可能是一种错误的输入条件。

IIH/IIL并行测试方法
IIH/IIL并行测试方法的优缺点
优点: 能够快速测量每个输入脚的漏电
缺点：由于所有输入脚的输入电平相同，输入脚之间的漏电很难被检测到IIH/IIL Ganged test 集体测试法
单个的PMU连接到所有的输入管脚，在同一时间测量整体的电流。

驱动所有输入管脚到逻辑1电平，测量总电流
再驱动所有输入管脚到逻辑0电平，测量总电流。

测量的结果与程序中设定的边界相比较以判断器件通过与否
电流边界是基于器件spec中的单独管脚的限定而设置的，如求和
IIH/IIL 集体测试法优缺点
优点：能在短时间内迅速进行漏电流的测试
缺点：
●测试对象有限，只能运用于高输入阻抗的器件；
●单独管脚的漏电流无法知道；
●出现fail的情况必须用串行/静态测试法重新测试
IIH/IIL电阻的计算。