2022年南昌大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2022年南昌大学软件工程专业《计算机组成原理》科目期末试卷A
（有答案）
一、选择题
1、主存储器主要性能指标有（）。

1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽
A.I、IⅡ
B.I、IⅡ、IV
C. I、Ⅲ、lV
D.全部都是
2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。

A.8M
B.16MB
C.16M
D.8MB
3、完整的计算机系统应该包括（）。

A.运算器、存储器、控制器
B.外部设备和主机
C.主机和应用程序
D.主机、外部设备、配套的软件系统
4、下列关于计算机操作的单位时间的关系中，正确的是（）。

A.时钟周期>指令周期>CPU周期
B.指令周期CPU周期>时钟周期
C.CPU周期>指令周期>时钟周期
D.CPU周期>时钟周期>指令周期
5、（）可区分存储单元中在放的是指令还是数据。

A.存储器
B.运算
C.用户
D.控制器
6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）
A.32bit 264MB/s
B.20bit 254MB/s
C.20bit 264MB/s
D.32bit 254MB/s
7、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号
B.只采用时钟信号，不采用握手信号
C.不采用时钟信号，只采用握手信号
D.既采用时钟信号，又采用握手信号
8、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns，80ns、70ns和60ns，则该计算机的CPU时钟周期至少是）（）。

A.90ns
B.80ns
C.70ns
D.60ns
9、同步控制是（）。

A.只适用于CPU控制的方式
B.由统一时序信号控制的方式
C.所有指令执行时问都相同的方式
D.不强调统一时序信号控制的方式
10、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。

A.PCI
B
C.AGP
D.PCI-Express
11、在单级中断系统中，中断服务程序执行顺序是（）
a.保护现场：
b.开中断；
c.关中断：
d.保存断点：
e.中断事件处理：
f.恢复现场：
g.中断返回
A.a→e→f→b→g
B. c→a→e→g
C. c→d→e→f→g
D. d→a→c→f→g
12、下列关于进制的说法中正确的是（）。

I.任何二进制整数都可用十进制表示
Ⅱ.任何二进制小数都可用十进制表示
Ⅲ.任何十进制整数都可用二进制表示
IⅣ.任何十进制小数都可用二进制表示
A.I、Ⅲ
B. I、Ⅱ、Ⅲ
C.I、Ⅱ、Ⅲ、Ⅳ
D.Ⅱ、IV
13、计算机中表示地址时，采用（）。

A.原码
B.补码
C.移码
D.无符号数
14、下列关于一地址指令的说法正确的是（）。

A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）
C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）
D.可能有两个操作数，也可能只有一个操作数
15、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。

若当
前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；
若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。

A.05H，F2H
B.07H，F3 H
C.05H，F3H
D.07H，F2H
二、填空题
16、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行
速度快。

17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线
的下次，接管总线控制权。

18、存储器的技术指标有存储容量、存取时间、________和________、
19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合
于_______处理。

20、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。

21、PCI总线采用_______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与_______相连。

22、不同机器有不同的________，RISC指令系统是________指令系统的改进。

23、指令格式是指令用_______表示的结构形式，通常格式中由操作码字段和_______字段
组成。

24、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

25、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。

三、名词解释题
26、1游程长度受限制的代码。

27、微地址：
28、字：
29、段式管理：
四、简答题
30、对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。

31、在定点机和浮点机中分别如何判断溢出？
32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
33、（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。

五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。

另外，还有两个寄存器C和D。

A、B、C、D都是32位寄存器。

请问（要求用十六进制表示二进制序列）：
1）寄存器A和B中的内容分别是什么？
2）x和y相加后的结果存放在寄存器C中，寄存器C中的内容是什么？
3）x和y相减后的结果存放在寄存器D中，寄存器D中的内容是什么？注：float型变量在计算机中都被表示成IEEE754单精度格式。

六、综合题
37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。

设每个中断源的中断服务程序时间均为20s。

38、设某机器共能完成120种操作，CPU共有8个通用寄存器，且寄存器都为12位。

主存容量为16K字（机器采用按字寻址），采用寄存器-存储器型指令。

1）欲使指令可直接访问主存的任意地址，指令字长应取多少位？
2）若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作为基
址寄存器，试画出指令格式。

试问采用基址寻址可否访问主存的任意单元？为什么？如不能，提出一种方案，使得指令可访问主存的任意位置。

3）若存储字长等于指令字长，且主存容量扩大到64K字，在不改变硬件结构的前
提下，可采用什么方法使得指令可访问存储器的任意位置。

39、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。

试问：
1）每一组芯片组的地址范围和地址线数目。

2）4KB的RAM寻址范围是多少？
3）存储器有没有地址重叠？
参考答案
一、选择题
1、D
2、C
3、D
4、B
5、D
6、A
7、D
8、A
9、B
10、B
11、A
12、B
13、D
14、D
15、C
二、填空题
16、RR RS
17、优先级公平主方
18、存储周期存储器带宽
19、MMX 图像数据
20、顺序寻址方式跳跃寻址方式
21、集中式中央仲裁器
22、指令系统 CISC
23、二进制代码地址码
24、优先级高优先级低
25、处理器指令和程序
三、名词解释题
26、1游程长度受限制的代码。

27、微地址：
微每时令在控制存储器中的存储地址。

28、字：
数据运算和存储的单位，其位数取决于具体的计算机。

29、段式管理：
一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。

四、简答题
30、答：对于二地址指令而言，操作数的物理地址可安排在寄存器内、指令中或内存单元内等。

31、解析：
（1）定点机
定点机中可分别采用单符号位和双符号位判断补码加/减运算是否溢出，其中单符号位又
分为两种方法：
1）若参加运算的两个操作数符号相同，结果的符号位又与操作数的符号不同，则为溢出。

2）若求和时最高进位与次高位进位“异或”结果为1，则为溢出。

双符号位判别方法：
当最后的运算结果两位符号位为10或者01时，溢出，10表示负溢出，01表示正溢出。

（2）浮点机
浮点机中的溢出根据阶码来判断。

当阶码大于最大正阶码时，即为浮点数溢出：当阶码小
于最小负阶码时，按机器零处理。

32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位
价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度目前
广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地
址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理
空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

33、答：A、主存：存放需要CPU运行的程序和数据，速度较快，容量较大；B、Cache：存放当前访问频繁的内容，即主存某些页的内容复制。

速度最快，容量较小；C、外存：
存放需联机保存但暂不执行的程序和数据。

容量很大而速度较慢。

五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。

每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16
位/（400KB/s）=2B/（400KB/s）=5μs。

由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。

应采用每个CPU机器周期末查询及响应DMA的请求方案。

35、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

36、解析：
1）float 型变量在计算机中都被表示成IEEE754单精度格式。

x=-68=-（1000100）2=-1.0001×26，符号位为l，阶码为127+6=128+5=（10000101）2，尾数为
1.0001，所以小数部分为000100000000000 00000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。

y=-8.25=-（1000.01）2=-1.00001×23，符号位为1，阶码为
127+3=128+2=（100000102，尾数为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为11000001000001000000000000000000，写成十六进制为Cl040000H。

2）两个浮点数相加的步骤如下。

①对阶：E x=10000101，E y=10000010，则
[E x-E y]补=[Ex]补+[-Ey]补=1000 0101+0111 1110=0000 0011
E x大于E y，所以对y进行对阶。

对阶后，y=-0.00100001×26。

②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-
0.00100001000000000000000。

用原码加法运算实现，两数符号相同，做加法，结果为-1.0011000 10000000000000000000。

即x加y的结果为-1.00110001×24，所以符号位为1，尾数为00110001000000000000000，阶码为127+6=128+5，即10000101，合起来
为110000101001100010000000 00000000，转换为十六进制形式为
C2988000H。

所以寄存器C中的内容是C2988000H。

3）两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。

尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-
0.0010000100000000000 0000。

用原码减法运算实现，两数符号相同，做减法。

符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即
1.00010000000000000000000+1.11011111000000000000000=0.1110 1111000000000000000
x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为110111100000000 00000000，阶码为127+5=128+4=（10000100）2，合起
来为110000100 110 11110000 000000000000，转换为十六进制形式为
C26F0000H。

所以寄存器D中的内容是C26F0000H。

六、综合题
37、解析：
1）在中断处理顺序改为D>A>C>B后，每个中断源新的屏蔽字如图所示。

2）根据新的处理顺序，CPU执行程序的轨迹如图所示。

38、解析：
1）首先，操作码可以确定为7位；8个通用寄存器需要3位来表示；访问16K字的主存也需要14位，故指令字长需要7+3+14=24位，指令格式如下：
2）由于增加了一位寻址特征位，且基址寄存器使用了通用寄存器，因此除了加一位寻址方式X，还得空一个字段（基址寄存器编号R1）来表示使用哪一个通用寄存器作为基址寄存器，故指令格式为
另外，由于覆盖主存的16K字需要14位的地址，而寄存器只有12位，因此采用基
址寻址不可以访问主存的任意单元，但可以将通用寄存器的内容向左移动两位，低位补0，这样就可以形成14位的基地址，然后与形式地址相加，得到的有效地址就
可以访问16K字存储器的任意单元。

3）首先，由于不能改变硬件结构，因此把寄存器的位数加长是不可行的。

其次，
因为指令字长为24位，而存储字长等于指令字长，所以恰好使用一次间接寻址就
能达到16M字的寻址范围，完全可以满足题目所要求的寻址范围，而且还超额完
成任务。

39、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。

从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分
译码方式。

1）芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。

2）根据图3-48所示的连线，各芯片组的片选端由地址线Ais、A1s进行译码。

芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。

假设A13~A10为全0，
4KB RAM的寻址范围分别是：第0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。

演示第2组的计算过程，其他类似。

第2组的片选信号应该是10（A15、A14），接下来A13~A10为全0，剩下的全1，即1000001l11111111，十六进制为83FFH。

3）由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。