CMOS电路版图设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CMOS电路版图设计
版图(Layout)是集成电路设计者将设计并模拟 优化后的电路转化成的一系列几何图形，它包含 了集成电路尺寸大小、各层拓扑定义等有关器件 的所有物理信息。 集成电路制造厂家根据这些信息来制造掩膜。 版图的设计有特定的规则，这些规则是集成电路 制造厂家根据自己的工艺特点而制定的。因此不 同的工艺，就有不同的设计规则。设计者只有得 到了厂家提供的规则以后，才能开始设计。版图 在设计的过程中要进行定期的检查，避免错误的 积累而导致难以修改。很多集成电路的设计软件 都有设计版图的功能。
PMOS俯视图
NMOS和PMOS版图（续）
图中多晶硅(Poly)形成MOS管的栅极。N+扩散和有源区 (Active)共同形成N型有源区，P+扩散和有源区共同形成 P型有源区。有源区分别在栅极两侧构成源区(S)和漏区 (D)。源区和漏区又分别通过接触孔(Contact)与第一层金 属(Metal1)连接构成源极和漏极。 MOS管的可变参数为：栅长(gate_length)、栅宽 (gate_width)和栅指数(gates)。 栅长(gate_length)指栅极下源区和漏区之间的沟道长度 。 （如：某种工艺最小值为2lambda=0.4μm） 栅宽(gate_width)指栅极下有源区(沟道)的宽度。（如：某 种工艺最小栅宽为3 lambda=0.6μm） 栅指数(gates)指栅极的个数。
NMOS 工 艺 流 程
P阱CMOS工艺流程
NMOS和PMOS版图
Poly 2 1 1 2 3 1.5 Active 1.5 N_plus_select
Contact
Metal1
NMOS俯视图
4
N_well Poly
2 1 1.5
P_plus_select 2 1 3 1.5 Active Contact Metal1
多晶硅电阻
2.0
Poly Contact
2.0
Xd 1.0
第一层多晶硅电阻俯视图
2.0
Xd 1.5
PMOS晶体管版图
Micowind画的CMOS反相器版图
版图(Layout)是集成电路设计者将设计并模拟 优化后的电路转化成的一系列几何图形，它包含 了集成电路尺寸大小、各层拓扑定义等有关器件 的所有物理信息。 集成电路制造厂家根据这些信息来制造掩膜。 版图的设计有特定的规则，这些规则是集成电路 制造厂家根据自己的工艺特点而制定的。因此不 同的工艺，就有不同的设计规则。设计者只有得 到了厂家提供的规则以后，才能开始设计。版图 在设计的过程中要进行定期的检查，避免错误的 积累而导致难以修改。很多集成电路的设计软件 都有设计版图的功能。
PMOS俯视图
NMOS和PMOS版图（续）
图中多晶硅(Poly)形成MOS管的栅极。N+扩散和有源区 (Active)共同形成N型有源区，P+扩散和有源区共同形成 P型有源区。有源区分别在栅极两侧构成源区(S)和漏区 (D)。源区和漏区又分别通过接触孔(Contact)与第一层金 属(Metal1)连接构成源极和漏极。 MOS管的可变参数为：栅长(gate_length)、栅宽 (gate_width)和栅指数(gates)。 栅长(gate_length)指栅极下源区和漏区之间的沟道长度 。 （如：某种工艺最小值为2lambda=0.4μm） 栅宽(gate_width)指栅极下有源区(沟道)的宽度。（如：某 种工艺最小栅宽为3 lambda=0.6μm） 栅指数(gates)指栅极的个数。
NMOS 工 艺 流 程
P阱CMOS工艺流程
NMOS和PMOS版图
Poly 2 1 1 2 3 1.5 Active 1.5 N_plus_select
Contact
Metal1
NMOS俯视图
4
N_well Poly
2 1 1.5
P_plus_select 2 1 3 1.5 Active Contact Metal1
多晶硅电阻
2.0
Poly Contact
2.0
Xd 1.0
第一层多晶硅电阻俯视图
2.0
Xd 1.5
PMOS晶体管版图
Micowind画的CMOS反相器版图