微电子工艺习题答案(整理供参考)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第一章
1.集成电路:通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如Si、GaAs)上,封装在一个外壳内,执行特定电路或系统功能。
集成电路发展的五个时代及晶体管数目:小规模集成电路(小于100个)、中规模集成电路(100~999)、大规模集成电路(1000~99999)、超大规模集成电路(超过10万)、甚大规模集成电路(1000万左右)。
2、硅片制备(Wafer preparation)、硅片制造(Wafer fabrication)硅片测试/拣选(Wafer test/sort)、装配与封装(Assembly and packaging)、终测(Final test)。
3、半导体发展方向:提高性能、提高可靠性、降低价格。
摩尔定律:硅集成电路按照4年为一代,每代的芯片集成度要翻两番、工艺线宽约缩小30%,IC工作速度提高1.5倍等发展规律发展。
4、特征尺寸也叫关键尺寸,集成电路中半导体器件能够加工的最小尺寸。
5、more moore定律:芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小,
more than moore定律:指的是用各种方法给最终用户提供附加价值,
不一定要缩小特征尺寸,如从系统组件级向3D集成或精确的封装
级(SiP)或芯片级(SoC)转移。
6、High-K:高介电系数;low-K:低介电系数;Fabless:无晶圆厂;Fablite:轻晶片厂;IDM:Integrated Device Manufactory集成器件制造商;Foundry:专业代工厂;Chipless:无晶片
1、原因:更大直径硅片,更多的芯片,单个芯片成本减少;更大直径硅片,硅片边缘芯片减小,成品率提高;提高设备的重复利用率。
硅片尺寸变化:2寸(50mm)-4寸(100mm)-5寸(125mm)-6寸(150mm)-8寸(200mm)-12寸(300mm)-18寸(450mm).
2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。
3、MOS采用的晶向:100;双极电路的晶向:111;
主要因为缺陷密度和迁移率的不同。
MOS是少子器件,缺陷的影响大,双极电路是多子器件,缺陷的影响小,双极的对晶片的缺陷密度,要求比MOS型低。
MOS的工作电流为表面多子漂移电流,所以与载流子的表面迁移率有关,100晶向的界面态密度最低,其表面迁移率最高,使得MOS可以有高的工作电流,而双极的是少子体扩散电流,与表面迁移率关系不大,111晶向容易生长。
1.列出芯片厂中6个不同的生产区域,并对每一区简单描述。
扩散:进行高温处理以及薄膜沉淀的区域
光刻:使用黄色莹光管照明使得光刻区与芯片厂中生产的其他各个区明显不同。
刻蚀:是在硅片上没有光刻胶保护的地方留下永久的图形。
离子注入:采用高电压和磁场来控制并加速离子。
薄膜生长:主要负责各个步骤当中的介质层与金属层的沉积。
抛光:为了使硅片表面平坦,是通过将硅儿表面突出的部分减薄到下凹部分的高度实现。
2.离子注入前一股需要先生长氧化层,其目的是什么?
氧化层保护表面免污染,免注入损伤,控制注入温度
3.离子注入后为什么要进行退火?
推进,激活杂质,修复损伤。
4.STI隔离技术中,为什么采用干法离子刻蚀形成槽?
采用干法刻蚀,是为了保证深宽比
5.为什么要采用LDD工艺?它是如何减小沟道漏电流的?
沟道长度的缩短增加了源漏穿通的可能性,将弓起不需要的漏电流,所以需要采用LDD工艺。
轻掺杂漏注入使砷和BF2这些较大质量的掺杂材料使硅片的上表面成为非晶态。
大质量材料和表面非晶态的结合有助于维持浅结,从而减少源漏间的沟道漏电流效应6.光刻和刻蚀的目的是什么?
光刻的目的是将电路图形转移到覆盖于硅片表面的光刻胶上,而刻蚀的目的是在硅片上无光刻胶保护的地方留下永久的图形。
即将图形转移到硅片表面
7.描述金属复合层中用到的材料?
(1)淀积Ti,使钨塞和下一层金属良好键合,层间介质良好键合;
(2)Al,Au合金,加入铜抗电迁移
(3)TiN作为下一次光刻的抗反射层
8.为什么晶体管栅结构的形成是非常关键的工艺?更小的栅长会引发
什么问题?
因为它包括了最薄的栅氧化层的热生长以及多晶硅栅的刻印和刻蚀,而后者是整个集成电路工艺中物理尺度最小的结构。
多晶硅栅的宽度通常是整个硅片上最关键的CD线宽。
随着栅的宽度不断减少,栅结构(源漏间的硅区域)下的沟道长度也不断减少。
晶体管中沟道长度的减少增加了源漏间电荷穿通的可能性,并引起了不希望的沟道漏电流。
第四章
1为什么在LOCOS形成过程中氧化膜会生长到硅衬底上?
氧扩散穿越已生长的氧化物时,它是在各个方向上扩散的。
一些氧原子纵向扩散进入硅,另一-些氧原子横向扩散,这意味着氮化物掩膜下有着轻微的侧面氧化生长。
由于氧化层比消耗的硅更厚,所以在氮化物掩膜下的氧化生长将抬高氮化物的边缘。
2.对于场氧化的形成,哪种氧化过程是首选的,湿的还是干的?解释
你的答案
湿式。
全区氧化层对精度要求不高,湿式氧化的速率较快,能在短时间内生长出厚的整面全区氧化层。
3.与其他湿式氧化系统相比干氧化系统的优缺点是什么?
优点:结构致密、干燥、均匀性和重复性好,掩蔽能力强,与光刻胶黏附好,目前制备高质量的SiO2,薄膜基本上都是采用这种方法。
缺点:干氧氧化法的生长速率慢,所以经常同湿氧氧化方法相结合生长SiO2。
4.为何氢氧燃烧氧化制程中的H2:O2注入比例要略小于2:1
要确保氢氧反应过程中有超量的氧气来把氢气全部消耗完。
不然氢气会累积在反应炉管中肯能造成爆炸。
5.列出栅极氧化过程中使用的所有气体,并解释每种气体的作用。
净化氮气一吹除净化气体,作为钝气,制程氮气一使炉管内充满高纯度氮气,除去污染气体:氧气一使硅氧化生成栅极氧化层:氯化氢-减少氧化物中的移动离子,并将界面电荷降至最低。
6.温度升高氧化物生长速率怎么变化?压力增大又怎么变化?
温度升高速率增大,压力增大速率增大
7.IC芯片制造中会用到衬垫氧化层,阻挡氧化层,栅极氧化层,屏
蔽氧化层和场氧化层,其中哪种最薄,哪种最厚。
栅极氧化层最薄,场氧化层最厚
第五章
1.描述CVD工艺顺序,CVD和PVD之间的主要区别是什么?
①气体或气相原材料进入反应器
②原材料扩散穿过边界层并接触衬底
③原材料吸附在衬底表面
④吸附的原材料在衬底表面移动
⑤固体产物在晶体表面开始化学反应
⑥固体产物在晶体表面形成晶核
⑦晶核生长成岛状物
⑧岛状物结合成型连续的薄膜
⑨其他气体副产物从衬底表面上放出
⑩气体副产物扩散过边界层
⑪气体副产物流出反应器
区别:化学气相沉积(CVD)用化学方法使气体在基体材料表面发生化学反应并形成覆盖层的方法,反应物质在气态条件下发生化学反应,生成固态物质沉积在加热的固态基体表面,进而制得固体材料的工艺技术。
能得到纯度高,致密性好,残余应力小,结晶良好的薄膜镀层。
这对表面钝化、抗蚀及耐磨等表面增强膜是很重要的。
物理气相沉积(PVD)用物理方法(如蒸发、溅射等)使镀膜材料汽化在基体表面,沉积成覆盖层的方法。
PVD的沉积粒子能量可调节、反应活性高。
通过等离子体或离子束介入,可以获得所需的沉积粒子能量进行镀膜,提高膜层质量,通过等离子体的非平衡过程提高反应活性。
2.列出IC中至少三个CVD电介质薄膜层
3.热生长的氧化物和CVD氧化物之间的基本区别是什么?
第六章
第7、8、9章1.什么是光刻?
2.正反光刻有什么区别
3.列出光刻工艺的步骤
4.为什么晶圆在涂胶之前需要清洗?
第十章
十一章
第十二章
第十三章。