串行与并行

串行数据与并行数据（74164/74165）
串行转并行
Keil编程：
#include<reg51.h>
#include<intrins.h>
#define uchar unsigned char
void delay(uchar x) //延时
{
uchar i;
while(x--)
for(i=0;i<200;i++);
}
void main(void)
{
uchar c=0x80;
SCON=0x00;
TI=1;
while(1)
{
c=_cror_(c,1);
SBUF=c;
while(TI==0);
TI=0;
delay(400);
}
}
电路图：
74164工作原理：
9端口为复位端（低电平有效），复位时输出端位低电平。

8端口为时钟脉冲输入端，当脉冲为上升沿时端口依次平移一位。

1/2端口为“与”的关系，在8端口为上升沿时将数据转入到Q0。

并行转串行Keil编程：
#include<reg51.h>
#include<intrins.h>
#include<stdio.h>
#define uchar unsigned char
sbit k=P2^5;
void delay(uchar x)
{
uchar i;
while(x--)
for(i=0;i<200;i++);
}
void main(void)
{
SCON=0x10; //允许89C51读数据while(1)
{
k=0;
k=1;
while(RI==0);
P0=SBUF;
RI=0;
delay(20);
}
}
电路图：
注：9端口错误应为高电平。

74165工作原理：
1端口为置位/移位端，高电平为置位有效，74165强D端数据转移寄存器内。

低电平为移位有效，将寄存器的数据转移输出。

在编程中先低再高，保证数据的传输。

7/9端口为数据输出端口，两者为取反的关系。

2/15为时钟脉冲输入端口。

只有在2端口为高时，才允许15端口由低转高。

在PL上升沿来临之前，CP或者CE应当置高，以防止数据在PL的活动状态发生位移。

D端口为数据输入端，高电平有效。