等精度频率测量方法
等精度测频
等精度测频方法是在直接测频方法的基础上发展起来的。
它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量。
其测频原理如图1所示。
在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。
首先给出闸门开启信号(预置闸门上升沿)，此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。
然后预置闸门关闭信号(下降沿)到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。
可以看出，实际闸门时间t与预置闸门时间t1并不严格相等，但差值不超过被测信号的一个周期[4]。
图1 等精度测频原理波形图等精度测频的实现方法可简化为图2所示。
CNT1和CNT2是两个可控计数器，标准频率信号从CNT1的时钟输入端CLK输入；经整形后的被测信号从CNT2的时钟输入端CLK输入。
当预置门控信号为高电平时，经整形后的被测信号的上升沿通过D触发器的Q端同时启动CNT1和CNT2。
CNT1、CNT2同时对标准频率信号和经整形后的被测信号进行计数，分别为N S与N X。
当预置门信号为低电平的时候，后而来的被测信号的上升沿将使两个计数器同时关闭，所测得的频率为(F S/N S)*NX。
则等精度测量方法测量精度与预置门宽度的标准频率有关，与被测信号的频率无关。
在预置门时间和常规测频闸门时间相同而被测信号频率不同的情况下，等精度测量法的测量精度不变。
图2 等精度测频实现原理图误差分析设在一次实际闸门时间t中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。
标准信号的频率为fs，则被测信号的频率如式(1):fx=(Nx/Ns)·fs (1) 由式1-1可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差如式(2-2):δ=(|fxe-fx|/fxe)×100% (2) 其中fxe为被测信号频率的准确值。
PIC单片机等精度测量频率法
PIC单片机等精度测量频率法单片机测量频率，是一个比较常见但又不好解决的问题。
主要是测量频率是高端和低端不能兼顾的问题。
测量频率无非两种方法：1.在一段固定的时间及脉冲的个数，然后除时间得到频率。
2.测量脉宽计算频率。
第一种方法，适合测频率在1KHz以上的脉冲信号。
因为要保证测量精度在0.1%，至少要保证脉冲个数在1000个，假设测10HZ左右的信号，则一个测试周期需要100秒，这显然不是我们所能接受的。
第二种方法，适合测频率小于1KHz的信号。
因为要保证测量精度在0.1%，在一个脉冲宽度（1ms）内，作为时标的定时器至少要走1000个数（此时PIC 的晶振理论上至少也要4MHz）。
事实上，想利用上述两种方法精确测量宽范围的频率，几乎是不可能的。
PIC系列特有的平级中断，也使其测量频率比51系列测量困难。
等精度数字测频基本框图等精度数字测频基本框图如下fx图中的闸门G1、G2分别用来控制输入信号周期计数和闸门时间宽度计时。
其中，G1与输入信号同步，这样可使计数器N1的量化误差dN1=0。
计数器N2对标准时标信号Tc进行计数，并以此来测量实际的闸门宽度Tg,则输入信号的频率可表示为：fx=N1/Tg=N1/(Tc*N2)标准时标信号采用单片机自身的工作时钟，可看作常数。
因此fx的相对误差为：dfx/fx=dN1/N1-dN2/N2=-dN2/N2式中，dN2为计数器N2产生的量化误差，最大为±1个Tc，在实际设计中，选择适当的时标Tc和闸门宽度Tg可是N2始终足够大，以次在fx的全频段范围内得到足够高的精度。
等精度测量法的实质就是一种变相的测脉宽法。
在实际使用时（PIC为例），可将Timer0作计数器N1，Timer1作计数器N2，外部中断INT0同T0连在一起，作为Tg信号，如图：fx T0INT0PIC首先打开INT中断，允许Timer0计数，当一个fx的上升沿来临时，触发INT中断。
十八、等精度频率测量
等精度频率测量一、设计背景介绍等精度频率测量有两个计数器，一个对标准频率时钟计数，另一个对被测频率时钟计数，计数器的ctrl输入端是使能输入，用于控制计数器计数的长度；clr输入端是同步清零输入。
测量开始之前首先clr置高电平，使所有寄存器和计数器清零。
然后由外部控制器发出频率测量使能信号，即使ctrl为高电平，而内部的门控信号ena 要到被测脉冲的上升沿才会置为高电平，同时两个计数器开始计数。
当ctrl持续一段时间之后，由外部控制器置为低电平，而此时ena信号仍将保持下一个被测脉冲的上升沿到来时才为0，此时计数器停止工作。
这样就使得计数器的工作时间总是等于被测信号的完整周期，这就是等精度频率测量的关键所在。
比如在一次测量中，被测信号的计数值为Nt，对基准时钟的技术值为Nr，设基准时钟的频率为Fr，则被测信号的频率为Ft = Fr×Nt÷Nr。
最后两个计数值传输到主控制器中计算得到被测信号的频率。
（本设计参阅《数字系统设计与Verilog HDL》(第四版)P354相关内容。
）二、设计要求：1、熟悉等精度频率测量的工作原理，2、给出工作流程及子模块的构成，3、利用Verilog HDL设计等精度频率测量电路，给出详细设计过程4、编写测试程序，5、在EDA工具上仿真功能和时序的正确性，6、给出仿真时序，7、撰写课程设计报告三、设计方案与源程序说明//等精度频率测量Verilog源代码。
module freq_ms_djd( input clk_ref, //参考时钟input clk_test, //被测信号input enable, //全局使能output reg[31:0] refer, //参考计数值output reg[31:0] test); //被测计数值reg ena; //等精度门控信号reg clr; //清零信号reg tgate; //时间门控信号reg[31:0] timer; //计时器信号reg[31:0] ref_cnt; //参考计数器reg[31:0] test_cnt; //被测计数器always @ (posedge clk_ref) //计时器：100MHz时钟，计时2s beginif(enable==0) begin timer<=32'd0;endelse beginif(timer==32'd200000001) begin timer<=32'd0;endelse begin timer<=timer+1;endend endalways @ (negedge clk_ref) //时间门控信号：tgate，清零信号：clr begin if(~enable) begin clr<=1;tgate<=0;endelse beginif(timer==32'd100000000) begin t gate<=0;endelse beginif(timer==32'd200000000) begin c lr<=1;endelse beginif(timer==32'd200000001)begin clr<=0;tgate<=1;endendend endend// 等精度门控信号产生：从tgate到ena，由被测信号clk_test触发always @(posedge clk_test or posedge clr)beginif(clr==1) begin ena<=1'b0;endelse begin ena<=tgate;endendalways @(negedge ena) //每2s更新一次输出begin refer<=ref_cnt;test<=test_cnt;endalways @(posedge clk_ref or posedge clr) // 参考时钟计数器beginif(clr==1) begin ref_cnt<=32'd0;endelse if(ena) begin ref_cnt<=ref_cnt+1;endendalways @(posedge clk_test or posedge clr) //被测信号计数器beginif(clr==1) begin test_cnt<=32'd0;endelse if(ena) begin test_cnt<=test_cnt+1;endendendmodule。
第八讲 等精度测频
第八讲三、设计实例等精度频率、占空比测量仪1．综述传统频率测量方法是对设定的闸门时间内脉冲进行计数，有两个主要因素影响精度，其一是闸门时间的准确度，其二是对低频信号的取整误差，为了消除以上两个因素的影响可选择等精度测频法。
但等精度测频法占用可编程器件资源量大，如选用24位计数器的频率计，仅测频部分就占用了EPM7128芯片的百分之九十以上的资源；若选用100MHz标准时钟，其闸门时间仅能选择在0.168s以下，测频范围在6Hz以上，限制了对低频的测量。
若要扩大低频量程，需要相应增大可编程器件容量，则体积、功耗和价格相应增加。
本文所述等精度频率、占空比测量仪采用将复杂可编程逻辑器件（CPLD）与低功耗单片机相结合，由CPLD完成高频信号计数，单片机完成低频信号计数、频率和占空比计算和显示控制等功能，即简化了仪器的结构，又扩大了低频量程。
如单片机采用长整形变量计数（32位），再加上CPLD中16位计数器，等效为48位计数器构成的等精度测量仪，当选用100MHz标准时钟时，低频范围可达3.55×10-7Hz。
本文所述等精度频率、占空比测量仪结构框图如图8-1所示，CPLD可编程逻辑器件选用的是EPM7064芯片，单片机可根据实际情况选用。
图8-1 等精度频率、占空比测量仪结构框图单片机发出如下所示控制信号：CLEAR：SLCE为高时CPLD芯片内各计数器清零信号；SLCE为低时占空比清零和测量启动信号。
SLCE：功能选择控制信号。
高电平测频；低电平测占空比。
CONTRL：闸门时间信号。
高电平测频；低电平测占空比。
S[2..0]：输出选择控制信号。
000—CPLD 输出标准时钟信号四位计数值最低位；001—CPLD 输出标准时钟信号计数值次低位；010—CPLD 输出标准时钟信号计数值第三位；011—CPLD 输出标准时钟信号计数值第四位；100—CPLD 输出被测信号四位计数值最低位；101—CPLD 输出被测信号计数值次低位；110—CPLD 输出被测信号计数值第三位；111—CPLD 输出被测信号计数值第四位。
实验四 等精度测频
实验四 等精度测频一、实验目的1. 掌握Quartus II 软件的基本应用。
2. 掌握Modelsim 软件的基本应用，学习通过仿真波形观察各信号逻辑关系。
3. 练习例化，多模块连接，规划小型程序结构。
4. 掌握等精度测频原理及Verilog 程序实现方法。
二、实验仪器与软件1. 电脑2. FPGA 开发板FB1393. Quartus II 软件4. Modelsim 软件三、 实验原理频率是一个基本物理量，在各种物理实验及电路设计项目中经常对频率量进行测量，通常频率测量有三种方法：测周法、定时计数法和多周期同步测频法（等精度测频）。
1. 测周法被测信号系统时钟测周法，适用于低频信号图1 测周法原理图测周法即测量一个信号周期（上升沿到上升沿）内包含的系统时钟周期的个数N ，由于系统时钟周期为已知（系统频率fsys 的倒数），因此很容易算出被测信号的周期：T = N * (1 / fsys)进而得到被测信号频率： F = fsys / N从上述公式中可以得出，测周法适用于频率较低的信号，频率越低测量精度越高，同时测量时间也越慢。
2. 定时计数法 被测信号 闸门时间t定时计数法，适用于高频信号不同步图2 定时计数法定时计数法即在一个规定时间t （闸门）内，测量被测信号的周期个数N ，则被测信号周期为：T = t/N ，频率为：F = N/t 。
从上述公式可以看出，定时计数法时候与频率较高的信号，频率越高精度越高。
3. 多周期同步测量法被测信号系统时钟预置闸门同步闸门多周期同步测量（等精度）T = scnt * (1/fsys) / ecntF = ecnt * fsys / scnt图3 多周期同步测频法 多周期同步测频法原理如图3所示，预置闸门控制单次测量时间，当预置闸门开启（高电平）时，测频并没有真正开始，而是要等到被测信号的上升沿到来，才开启同步闸门，即开始真正的测频。
同样，当预置闸门关闭（低电平）时，测频并没有被终止，而是要等到被测信号的上升沿到来，才关闭同步闸门，停止测频。
基于STC单片机的等精度频率测量
㊀２０１９年第０４期㊀㊀基于ＳＴＣ单片机的等精度频率测量郭德孺广东电网有限责任公司惠州供电局，广东惠州５１６０００摘要：高频技术广泛应用于生产㊁生活等方面，尤其是在通信与电子信息行业中，高频技术更是设备生产制造的重要手段㊂如何以较低的成本，精确地开展等精度频率测量工作，提高测量范围，是业界一直以来的关注点㊂研究基于ＳＴＣ单片机的等精度频率测量进行讨论，对提高测量精度的方法进行讨论㊂关键词：ＳＴＣ单片机；频率计；测量中图分类号：ＴＰ３６８．１；ＴＭ９３５．１１基于ＳＴＣ单片机的等精度频率测量原理㊀㊀多周期同步测量是等精度测量法的别称㊂一般来说硬件系统由参考信号计数器㊁被测信号计数器㊁采样时间控制器㊁同步闸门控制器㊁运算元件等硬件组成㊂等精度频率测量结构图见下图：图１㊀度频率测量系统结构示意图该测量的系统基本工作原理如下：当设备发出测量出发信号之后，图中的采样时间控制器Ｐ通过产生预选闸门对同步闸门控制器进行控制，并且闸门控制器由被测信号出发进行同步，此时真正的采样时间形成，并实现同时控制两个计数器的作用，系统开始对参考信号和被测信号进行技术㊂被测信号频率计算公式如下：Ｆｘ／Ｎｘ＝Ｆｓ／Ｎｓ＝１／ＴｃＦｘ＝Ｆ㊃Ｎｓ／Ｎｘ式中：Ｎｘ 被测信号计数值；Ｎｓ 参考信号计数值；Ｔｃ 实际采样时间；Ｆｓ 参考信号频率值；Ｆｘ 被测信号频率值㊂通过计算式Ｆｘ＝Ｆ㊃Ｎｓ／Ｎｘ可以发现，参考信号Ｎｓ以及被测信号Ｎｘ的计数误差㊁参考信号Ｆｓ不确定度都是导致被测信号测量值出现变化的影响因素㊂被测信号的计数Ｎｘ不会出现ʃ１的计数误差的原因是由于在被测信号Ｆｘ同步下，测量技术实际采用的时间Ｔｃ产生㊂我们对计算式Ｆｘ＝Ｆ㊃Ｎｓ／Ｎｘ进行微分处理可以发现әＦｘ／Ｆｘ＝－１／（ＴｃＦｓ）㊂可见，实际采样时间Ｔｃ和参考信号频率值Ｆｓ对被测信号频率的测量精度起主要作用，并且相对误差不会出现变化［１］㊂２基于ＳＴＣ单片机的等精度频率测量实现过程㊀㊀由әＦｘ／Ｆｘ＝－１／（ＴｃＦｓ）可知，实际采样时间和参考信号频率值共同决定侧信号频率的测量精度㊂所以，保证闸门的状态和被测信号保持同步是提高频率测量精度的重要因素，而同步状态的控制离不开合理的硬件逻辑电路㊂可见，合理的硬件逻辑电路的实现是保证采样周期完整性的重要前提㊂我们可以通过采用单片机软件指令与Ｄ触发器进行配合的方法保证闸门的状态和被测信号保持同步的状态㊂其中软件流程图见下图：在电路中，需要在电路被电复位之后开始计测程序㊂如果将Ｐ１．１设置为较低，并且将低电平输入到Ｄ触发器的ＣＬＲ，则可以复位Ｄ触发器，并接着将两个门与非栅极比较，以实现块两个计数信道的功能㊂然后你开始准备计数㊂在测量之前，需要Ｐ１．１端口的低输出电平，并且计数器㊁位移寄存器和计数９９应用电子技术㊀㊀㊀㊀㊀㊀㊀㊀基金项目：广东电网公司职工创新项目（０３１３００ＫＫ５２１９００４４）㊂㊀㊀２０１９年第０４期㊀图２㊀软件流程图分频器为零㊂所述设置电平将计数器㊁移位寄存器和计数分割器设置为零㊂端口ｐ１．４然后被输出到高电平，设备随后进入技术状态㊂当测量信号的第一脉冲到来时，Ｄ触发器输出１，以打开两个非栅极，并且当在同一时间接收到所述两个非栅极时，其通过相应的技术信道完成计数操作㊂因此，保证了从所测得信号的整个周期的上升边缘开始计数㊂当设定了程序初始计数寄存器值时，内部计数器信道Ｔ／Ｃ０和Ｔ／Ｃ１分别为０和ＦＦ３８Ｈ（ｍａｒｋ２００）㊂当标准信号被２５６分频时，如果通过Ｔ／Ｃ１信道进行完全计数，则发生中断㊂将Ｐ１．４端口设定为低电平，需要在关断之前闭合网关㊂但是，此时门真的没有关上㊂当检测信号的上升边缘发生时，触发Ｄ触发器，以关断网关㊂Ｑ端子输出为０，并且计数器停止计数㊂在初始化单机程序时，将外部中断ＩＮＴ０设定为边缘触发，将计数器设为Ｔ／Ｃ０㊁Ｔ／Ｃ１，触发方式设为电平触发［２］㊂硬件系统如下图所示：３单片机系统接口扩展技术在实现等精度频率测量功能之后，还需要设置不同的Ｉ／Ｏ端口来实现输入㊁控制㊁多路测量等功能，需要在对系统端口进行了有效扩展的基础上，提升传输速度，保证数据传输过程的可靠性和有效性㊂传统的扩展方式电路过于复杂，往往会降低系统的可靠性，并增加制作成本㊂而ＺＬＧ７２９０因为具有Ｉ２Ｃ串行接口，所以能够提供键盘中断信号方便与处理器接口㊂这种器件能够实现对６４只独立ＬＥＤ㊁６４个按键㊁８为共阴数码管的驱动；也能对扫描位数㊁任意数码管的闪烁进行控制，在控制循环移位段寻址和数据译码控制上也有突出表现㊂任意键的联机次数能够通过８个功能键进行检测㊂这种器件的连接方式十分简便，软件程序的编写容易，能够与单片机相连接㊂甚至在单片机承担复杂的数据处理任务的时候，也能有效简化软件编程过程以及硬件连接方式［３］㊂由于这种器件具有扫描显示功能，所以可以不使用单片机进行动态扫面动作，可见这种器件的运用能够让单片机将扫描键盘㊁显示的时间节省下来，提高系统的整体性能㊂另外，Ｉ２Ｃ串行接口的速度相对较高，能够与处理器连接，实现键盘终端信号的传输，进一步提高了测量的工作效率［４］㊂系统寄存器ＳｙｓｔｅｍＲｇｅ的ＫｅｙＡｖｉ位置受到函数键状态变化和有效键移动等因素的影响㊂通过使引脚信号处于低电平有效状态，中断所述引脚的低电平可以激活用户的键盘处理程序，并且提高所述程序的效率㊂ＺＬＧ７２９０顺序扫描由数字寄存器指定的每一显示刷新周期的显示号Ｎ和序列，将显示缓冲器的内容依次发送至ＬＥＤ驱动器以实现动态显示㊂通过削减Ｎ值，能够提高每一显示扫描时间的工作周期和ＬＥＤ的亮度，能够将显示缓冲器中的内容维持为当前状态㊂另外，可以通过修改闪烁控制寄存器［５］来控制闪烁频率和工作周期㊂ＺＬＧ通信和单芯片接口如图４所示㊂４总结数字频率计对于通信设备㊁计算机等设备的测量来说有着重要的意义㊂频率测量作为电子学测量中最基础的测量技术之一，在抗干扰㊁传输等方面都有着明显的优势，所以能够获得更高精度的测量结果㊂本文所介绍的数字频率计在测量０ １７０ＭＨｚ范围内的频率有着较高的精度，但是在设备的设计过程中仍然需要充分考虑测量精度和制造成本㊂通过实践发现，可以通过选用１０－８的１２Ｍ标准晶体，让测量精度达到１０⁃８以上㊂００１㊀㊀㊀㊀㊀㊀㊀㊀应用电子技术㊀２０１９年第０４期㊀㊀图３㊀硬件系统图图４㊀本系统ＺＬＧ通信与单片机的接口原理图参考文献［１］王妍．基于单片机的脉冲信号参数测量研究［Ｊ］．电子质量，２０１８（１２）：１０４⁃１０６．［２］徐伟，吴静，杨阳，袁振国，王迪．等精度信号参数测量仪设计［Ｊ］．实验技术与管理，２０１８（６）：１００⁃１０４．［３］刘海军．基于单片机的改进型变闸门测频法［Ｊ］．仪器仪表用户，２０１７（９）：１８⁃１９．［４］姜志健，庄建军，陈旭东，等．基于ＦＰＧＡ的高精度频率计的设计与实现［Ｊ］．电子测量技术，２０１７（５）：４１⁃４６．［５］赵嘉怡，李外云．基于ＳＴＣ单片机的等精度频率测量［Ｊ］．信息通信，２０１６（３）：８１⁃８２．１０１应用电子技术㊀㊀㊀㊀㊀㊀㊀㊀。
等精度法测频测量原理M法
等精度法测频一、 测量原理M 法、T 法的测量精度不仅取决于基准时间和计数器的计数误差，还取决于频率的高低，频率不同则精度不一样，M 法在高频段的准确度相对较高，T 法在低频段的准确度较高．M／T 法(等精度测量法)则在整个测试频段的精度一样，闸门信号是被测信号周期的整数倍，即与被测信号同步，因此大大减少了误差，但由于只与被测信号同步，而不与标准时钟同步，因此还是存在着±1计数误差．其测频原理图如图1所示，误差计算为'00000||||11100%x x x f f M f M M t f σ-∆=⨯=≤= 式中：x f 是被测信号频率真实值，'x f 是被测信号频率测量值，0t 为闸门时间，0f 为标准时钟频率。
由上式可知，误差与闸门时间和标准时钟频率有关，闸门时间越长，标准时钟频率越高，误差越小。
由于用等精度测频法时所采取的标准时钟频率比较高(10MHz 以上)，因此±1计数误差相对很小。
二、 基于FPGA 的实现采用FPGA 设计，主要产生如下时序： StartClrTclkLockFclk其中，Start 作为闸门信号，Clr 是清零信号，Tclk 是被测信号，Lock 是锁存信号，Fclk 是标准频率信号。
当检测到Start 为高时，测量开始。
开始后Tclk 的第一个周期将Clr 和Lock 置高，将两个计数器全部清零。
当下一个Tclk 上升沿来临时将Clr 置低，同时开启两个计数器，开始计数。
待检测到Start 为低时，在Tclk 的下一个上升沿停止计数，将结果锁存，得到N t 和N 0，则可换算出被测信号的频率为:00t t N f f N = 测量电路如下：仿真时，clk1周期为20ns，频率为50M；clk2周期为203ns，频率为4.92611M。
当gate取值为50us时仿真结果波形如下，计算得测量的频率为4.92620M，误差为0.00009MHz.当gate取值为100us时仿真结果波形如下,计算得测量频率为4.92606M，误差为0.00005MHz。
等精度频率测量技术
数字系统设计实践设计报告实验名称等精度频率测量技术班级通信112 学生姓名周焕强学号 116040268 指导教师应祥岳完成日期 2013-05-08摘要频率计的主要功能是准确测量出待测频率的频率、周期、脉宽及占空比。
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
频率测量一般有三种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数，该方案将随被测信号频率的下降而下降；二是周期测频法，即是通过测量被测信号一个周期时间计时信号的脉冲个数，然后换算得出被测信号的频率，但该方法在被测信号的周期较短时，其精度大大下降；方法三是等精度测频，可以将误差降到很低。
本实验将应用等精度测频技术，利用FPGA技术设计一个测频计，将测得频率用十进制显示在数码管上。
关键词：频率、周期、十进制显示、等精度目录一、设计任务 (1)二、设计要求 (1)三、系统方案 (1)3.1 分频器模块 (1)3.2 同步电路模块 (1)3.3 门控闸门计数模块 (1)3.4 运算模块 (1)3.5 进制转化模块 (1)3.6 输出控制模块 (2)四、系统理论分析与计算 (2)4.1理论分析 (2)4.2理论计算 (3)五、电路与程序设计 (3)5.1电路的设计 (3)5.1.1频率计顶层图形设计 (3)5.1.2系统电路原理图 (4)5.2程序的设计 (5)5.2.1分频器模块的vhdl设计 (6)5.2.2同步电路模块的vhdl设计 (7)5.2.3进制转化模块的设计 (7)5.2.4输出控制模块的VHDL设计 (9)六、测试方案与测试结果 (10)6.1测试方案 (10)6.1.1软件测试 (10)6.1.2硬件测试 (10)6.2测试结果与分析 (11)6.2.1.测试结果 (11)6.2.2.测试分析与结论 (12)一、设计任务设计一个简易等精度频率计。
等精度数字频率计
等精度数字频率计测量方式：一、测频原理所谓“频率”，确实是周期性信号在单位时刻转变的次数。
电子计数器是严格依照f ＝N/T的概念进行测频，其对应的测频原理方框图和工作时刻波形如图1 所示。
从图中能够看出测量进程：输入待测信号通过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可取得其频率。
假设闸门开启时刻为T、待测信号频率为fx，在闸门时刻Ｔ内计数器计数值为N，那么待测频率为：fx = N/T假设假设闸门时刻为1s，计数器的值为1000，那么待测信号频率应为1000Hz 或1.000kHz，现在，测频分辨力为1Hz。
图1 测频原理框图和时刻波形二、方案设计2.1整体方案设计等频率计测频范围1Hz~100MHz，测频全域相对误差恒为百万分之一，故由此系统设计提供100MHz作为标准信号输入，被测信号从tclk端输入，由闸门操纵模块进行自动调剂测试频率的大小所需要的闸门时刻，如此能够精准的测试到被测的频率，可不能因闸门开启的时刻快慢与被测频率信号转变快慢而阻碍被测频率信号致使误差过大，被测信号输入闸门操纵模块后，在闸门操纵模块开始工作时使encnt端口输出有效电平，encnt有效电平作用下使能标准计数模块（cnt模块）和被测计数模块（cnt模块），计数模块开始计数，直到encnt 从头回到无效电平，计数模块就将所计的数据送到下一级寄放模块，在总操纵模块的作用下，将数据进行load（锁存），然后寄放器里的数据会自动将数据送到下一模块进行数据处置，最后送到数码管或液晶显示屏（1602）进行被测信号的数据显示。
PIN_84VCCreset INPUTPIN_31VCCtclk INPUTcnt_time 100Signed IntegerParameter Value Typeclken_1kHztclkclrloadencntcnt_eninst4cnt_w idth32Signed IntegerParameter Value Typeclkclrencntout[cnt_width-1..0]cntinst1cnt_w idth32Signed IntegerParameter Value Typeclkclrencntout[cnt_width-1..0]cntinst2cnt_w idth32Signed IntegerParameter Value Typeclken_1kHzclrlock_endata[cnt_width-1..0]regout[cnt_width-1..0]bcnt_reginst3cnt_w idth32Signed IntegerParameter Value Typeclken_1kHzclrlock_endata[cnt_width-1..0]regout[cnt_width-1..0]tcnt_reginst5clken_1kHzresetenencntclr_cntlockclr_regload_encntcontrolinst6clken_1kHzresetclearreset_cntinst16被测频率信号输入闸门信号控制器100M标准频率信号计数器被测频率信号计数器100M标准频率数据寄存被测信号频率数据寄存复位模块闸门、计数、寄存的总控制模块clk_100MHztclk1loadclk_100MHzen_1kHzclk_100MHzen_1kHzen_1kHzclk_100MHzloaden_1kHzclk_100MHzclk_100MHzen_1kHzset_f ashion[4]tclk1reset1cnt_numb[31..0]cnt_numt[31..0]两路数据送到下一级进行数据处理2.2理论分析采纳等精度测量法，其测量原理时序如图1所示从图1中能够取得闸门时刻不是固定的值，而是被测信号的整周期的倍数，即与被测信号同步，因此，不存在对被测信号计数的±1 误差，可取得：变形后可得：对上式进行微分，可得：由于 dn=± 1 ,因此可推出：从式（5）能够看出：测量误差与被测信号频率无关，从而实现了被测频带的等精度测量；增大T或提高fs能够提高测量精度；标准频率误差为dfs/fs,因为晶体的稳固度很高，再加上FPGA核心芯片里集成有PLL锁相环可对频率进一步的稳固，标准频率的误差能够进行校准，校准后的标准误差即能够忽略。
等精度法测频率计的原理
等精度法测频率计的原理引言：等精度法测频率计是一种常用的频率测量方法，它利用稳定的参考信号与待测信号进行比较，从而精确地测量待测信号的频率。
本文将介绍等精度法测频率计的原理及其工作流程。
一、原理概述：等精度法测频率计的原理基于频率比较技术，通过将待测信号与参考信号进行相位比较，从而得到待测信号的频率信息。
其核心思想是将待测信号与参考信号进行周期性的比较，通过计算比较结果的平均值来消除测量误差，从而提高测量精度。
二、工作流程：等精度法测频率计的工作流程主要包括以下几个步骤：1. 产生参考信号：首先需要产生一个稳定的参考信号，通常使用高稳定度的晶振或标准频率源作为参考信号源。
2. 将待测信号与参考信号进行比较：待测信号与参考信号经过相位比较，得到相位差信息。
3. 相位差计算：通过测量待测信号与参考信号的相位差，可以计算出待测信号的周期。
4. 周期计算：根据相位差计算出的周期信息，可以得到待测信号的频率。
5. 精度提高：为了提高测量精度，需要进行多次测量并取平均值，以消除测量误差。
三、关键技术说明：等精度法测频率计的实现需要借助一些关键技术，包括：1. 相位锁定技术：通过将待测信号与参考信号进行相位锁定，可以确保两者相位一致，从而实现准确的相位比较。
2. 周期计数器：周期计数器用于测量待测信号与参考信号的相位差，通过计数器的计数结果可以得到待测信号的周期信息。
3. 数字信号处理：为了提高测量精度，可以利用数字信号处理技术对测量结果进行滤波、平均等处理，以消除噪声和提高信号质量。
四、优缺点分析：等精度法测频率计具有以下优点：1. 高精度：通过多次测量并取平均值的方法，可以消除测量误差，提高测量精度。
2. 稳定性好：利用稳定的参考信号进行比较，可以保证测量结果的稳定性。
3. 适用范围广：等精度法测频率计适用于各种频率范围的信号测量，包括低频、中频和高频等。
然而，等精度法测频率计也存在一些缺点：1. 对参考信号要求高：由于等精度法测频率计依赖于参考信号的稳定性，因此对参考信号的要求比较高。
频率测量方法介绍_刘玉才
DOI：10.3969/j.jssn.1009-9492.2016.z2.035频率测量方法介绍刘玉才广州致远电子股份有限公司，广东 广州 510660摘要：简要介绍频率测量的方法，包括模拟测量方法，数字测量方法，特别对基于FPGA 的频率测量方法，频率测量是数字仪器测量的基础。
关键词：周期、频率、模拟测频、数字测频、等精度测频中图分类号：TM935.1 文献标识码：B 文章编号：1009-9492（2016）z2-183-060引言频率是电力系统的重要参数，频率本身是电力测量的重要指标，电能质量里面明确要求的测量频率偏差，对频率偏差也进行了明确的限值要求，同时频率还是其他测量的基础和重要依据，所有的数字测量仪器的其他任何参数测量都必须以频率测量为根本，只有准确的频率测量后才能进行准确的电参数测量，否则测量结果将没有会出现严重错误。
电力系统的频率一方面作为电能质量的指标,需加以动态监测,另一方面作为实施安全稳定控制的重要状态反馈量，要求能够实时准确测量。
因此，频率测量成为电力系统运行控制的重要技术。
此外，在电参量的微机测量时,要对交流电信号进行同步采样,这需要实时测量和跟踪电力系统频率。
频率对于测量系统是非常重要的测量项目，所以频率的准确测量是其他参数准确测量的基础，同时频率的准确测量也是电力系统稳定工作的重要依据。
1周期及频率定义频率的定义：周期信号在单位时间（1s ）内的变化次数（周期数）。
如果在一定时间间隔T 内周期信号重复变化了N 次，则频率可表达为：Nf T频率和周期互为倒数，可以进行相互转化。
频率是表示交流电随时间变化快慢的物理量。
即交流电每秒钟变化的次数叫频率，用符号f 表示。
它的单位为周／秒，也称赫兹常用“Hz”表示，简称周或赫。
例如市电是50周的交流电，其频率即为f=50周／秒。
对较高的频率还可用千周（kC ）和兆周（MC ）作为频率的单位。
图 1.1 交流电正弦波交流电正弦电流的表示式中i=Asin(ωt+φ)中的ω称为角频率，它也是反映交流电随时间变化的快慢的物理量。
频率测量的两种方法及等精度测量原理及实现
频率测量的两种方法及等精度测量原理及实现频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。
常用的频率测量方法有两种：频率测量法和周期测量法。
频率测量法是在时间t内对被测信号的脉冲数N进行计数，然后求出单位时间内的脉冲数，即为被测信号的频率。
周期测量法是先测量出被测信号的周期T，然后根据频率f=1／T 求出被测信号的频率。
但是上述两种方法都会产生±1个被测脉冲的误差，在实际应用中有一定的局限性。
根据测量原理，很容易发现频率测量法适合于高频信号测量，周期测量法适合于低频信号测量，但二者都不能兼顾高低频率同样精度的测量要求。
1 等精度测量原理等精度测量的一个最大特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，刚好是被测信号的整数倍。
在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。
由于门控信号是被测信号的整数倍，就消除了对被测信号产生的±l周期误差，但是会产生对标准信号±1周期的误差。
等精度测量原理如图1所示。
从以上叙述的等精度的测量原理可以很容易得出如下结论：首先，被测信号频率fx的相对误差与被测信号的频率无关；其次，增大测量时间段“软件闸门”或提高“标频”f0，可以减小相对误差，提高测量精度；最后，由于一般提供标准频率f0的石英晶振稳定性很高，所以标准信号的相对误差很小，可忽略。
假设标准信号的频率为100 MHz，只要实际闸门时间大于或等于1s，就可使测量的最大相对误差小于或等于10-8，即精度达到1／100 MHz。
2 等精度测频的实现等精度测量的核心思想在于如何保证在实际测量门闸内被测信号为整数个周期，这就需要在设计中让实际测量门闸信号与被测信号建立一定的关系。
基于这种思想，设计中以被测信号的上升沿作为开启门闸和关闭门闸的驱动信号，只有在被测信号的上升沿才将图1中预置的“软件闸门”的状态锁存，因此在“实际闸门”Tx内被测信号的个数就能保证整数个周期，这样就避免普通测量方法中被测信号的±1的误差，。
等精度频率测量(c51)
等精度频率测量
2012.4.6
KX
康芯科技
等精度频率计设计
在此完成的设计项目可达到的指标为：
（1）频率测试功能：测频范围0.1Hz～100MHz。测频精度：测 频全域相对误差恒为百万分之一。 （2）脉宽测试功能：测试范围0.1μs～1s，测试精度0.01μs 。 （3）占空比测试功能：测试精度1％～99％。
KX
康芯
KX
康芯科技
等精度频率法测量误差 Nx计数无误差， Ns最多相差 一个脉冲 结论：等精度频率法的相对误 差与被测信号频率无关，仅 与fs有关。闸门时间越长， 标准频率越高，测量相对误 差越小。
fx
Nx Nx 1 N x fs T NsTs Ns
f x N x Ts fx Nx Ts
KX
康芯科技
测周期（低频测量）
KX
康芯科技
测量公式 测量误差
Nx Nx 1 fx N x fs T NsTs Ns
f x N x Ts N x 1 fx Nx Ts Nx Nx
第一项为计数误差，第二项为晶振误差 f=1MHz,闸门T=1s，δ=10-6 f=500kHz, δ=10-6,则T=N/f=2s F=10Hz, δ=10-6,则T=N/f=10-6/10=100000s
测频率 测周期 测相位 测脉冲宽度
被测信号 放大整形 晶振 分频器
KX
康芯科技
门
控
计数
显示
0.01s, 0.1s, 1s, 10s
KX
康芯科技
测频法（高频测量>1MHz）
输入fx 门控信号T & 计数N fx=N/T
等精度测频法
频率测量是电子测量领域中最基本、最重要的测量之
一。主要有பைடு நூலகம்接计数法、周期测频法、混合测频法和等精
度侧频法等测频原理。
•
上述前三种测频方法有一个共同点, 即测频误差随的
变化而发生较大的变化。最后一种方法就是使测频误差不
随被测信号频率变化的方法, 即等精度测频法。
• 其原理框图如下图
fx 同步及门控
• 由于T为Nx周期的整数倍，因而式中第一项Nx的正负1误 差为0，即ΔNx/Nx=0，第三项为频率准确度，若忽略该项 误差，则
• 显然γ尺与计数器2对fc计数产生的正负1误差有关，而与fx 无关。
图1
计数器1
fc
计数器2
预置导通时间
运算控制器
• 如图1所示, 计数器1、2的闸门时间是相等的，T'为闸门导 通的预置时间, 可以根据需要设置。但是T'不一定是Tx的 整数倍, 因此必须通过同步及门控电路控制闸门的实际导 通时间T'使它为Tx 的整数倍。这样在相同的时间T内计数 器1、2分别对fx、fc计数,其结果为Nx=Tfx，Nc=Tfc，因 此，fx=Nxfc/Nc，那么
等精度频率测量方法
等精度频率测量方法
乔长安;陈运涛;张富平;李彬
【期刊名称】《火力与指挥控制》
【年(卷),期】2003(028)0z1
【摘要】介绍单片机应用系统中的频率测量方法,其特点是在不需要复杂的传统等精度频率测量控制的情况下,利用单片机的自身特性,实现宽范围内实用、简单而且精度较高的等精度频率测量.其测量分辨率可达到1×10-6/s.
【总页数】3页(P61-62,65)
【作者】乔长安;陈运涛;张富平;李彬
【作者单位】武汉军械士官学校,湖北,武汉,430064;武汉军械士官学校,湖北,武汉,430064;武汉军械士官学校,湖北,武汉,430064;武汉军械士官学校,湖北,武汉,430064
【正文语种】中文
【中图分类】E92
【相关文献】
1.一种不等精度经纬仪两站交会测量方法 [J], 何涛
2.等精度频率测量方法 [J], 陈兵清
3.基于AVR的自适应等精度频率测量方法及实现 [J], 金锋;蒋少栋;徐子龙
4.自适应等精度频率测量方法与实现 [J], 汪首坤;林波涛;王军政
5.基于同步周期扩展的宽范围等精度快速频率测量方法的研究 [J], 赏星耀;项新建
因版权原因，仅展示原文概要，查看原文内容请购买。
FPGA学习——等精度测频
FPGA学习——等精度测频由于最近一直在与队员一起攻克题目，所以没时间写博客，现在把最近做的东西总结一下，希望对大家有帮助。
以前一直是用测频率法来测信号的频率，就是在一秒内测被测频率的个数，即为频率，这种方法在高频时还行，低频就误差比较大，无论是用FPGA还是单片机都差不多，所以我们这次用了一种相对更精确的测量方法——等精度测频法，主导思想是利用一个D触发器保证测量时间是被测频率的整数倍，对被测频率和基准频率进行计数，利用计数值求出被测频率，这种方法在高频低频段均适用，由于测量误差只与基准频率和闸门时间有关，与被测频率无关，故称之为等精度测频。
由于FPGA对数据处理有困难，所以我们用FPGA计数，然后把数据传给单片机处理，显示数据。
我们这次的测频范围为0.01HZ到50MHZ，精确到小数点后两位，测频误差在10的-5次方以下。
我做的是FPGA的部分，先附上思路：等精度测频就是对基准频率和待测频率在一段时间内分别计数，通过一个D触发器确保计数时间是待测频率的整数倍，系统的误差只与门控时间和基准频率有关，与待测频率无关，达到等精度测频的目的。
计数器是用两个32位二进制计数器，通过一个3—8选择器把64位变成8位，传给单片机，经单片机处理后恢复出两个计数值，计算出频率。
RTL图附上程序，欢迎探讨分频模块——产生基准频率1MHZ方波LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FENPIN ISPORT(CLK:IN STD_LOGIC;CLOCK:OUT STD_LOGIC);END ENTITY;ARCHITECTURE ART OF FENPIN ISSIGNAL COUNT :INTEGER RANGE 0 TO 10#49#; BEGINPROCESS(CLK)ISBEGINIF(CLK'EVENT AND CLK='1')THENIF(COUNT=10#49#)THEN COUNT<=0;ELSE COUNT<=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT)ISBEGINIF(COUNT>=10#24#)THENCLOCK<='1';ELSE CLOCK<='0';END IF;END PROCESS;END ARCHITECTURE;D触发器模块——保证测量时间是被测频率整数倍LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DCHUFA ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;D:IN STD_LOGIC;Q:OUT STD_LOGIC);END ENTITY;ARCHITECTURE ART OF DCHUFA ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS(CLR,CLK)BEGINIF(CLR='0')THEN Q1<='0';ELSE IF(CLK'EVENT AND CLK='1')THENQ1<=D;END IF;END IF;END PROCESS;Q<=Q1;END ARCHITECTURE;计数模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JISHU ISPORT(CLK:IN STD_LOGIC;CLR,ENA:IN STD_LOGIC;OQ:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));END ENTITY;ARCHITECTURE ART OF JISHU ISSIGNAL TMP:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINPROCESS(CLK,CLR,ENA)ISBEGINIF(CLR='0')THEN TMP<="00000000000000000000000000000000"; ELSIF(ENA='1')THENIF(CLK'EVENT AND CLK='1')THENTMP<=TMP+1;END IF;END IF;END PROCESS;PROCESS(ENA)BEGINIF ENA'EVENT AND ENA='0' THENOQ<=TMP;END IF;END PROCESS;END ARCHITECTURE;64转8模块——方便单片机读取数据LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JISHU ISPORT(CLK:IN STD_LOGIC;CLR,ENA:IN STD_LOGIC;OQ:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));END ENTITY;ARCHITECTURE ART OF JISHU ISSIGNAL TMP:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINPROCESS(CLK,CLR,ENA)ISBEGINIF(CLR='0')THEN TMP<="00000000000000000000000000000000"; ELSIF(ENA='1')THENIF(CLK'EVENT AND CLK='1')THENTMP<=TMP+1;END IF;END IF;END PROCESS;PROCESS(ENA)BEGINIF ENA'EVENT AND ENA='0' THENOQ<=TMP;END IF;END PROCESS;END ARCHITECTURE;顶层模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FENPIN ISPORT(CLK:IN STD_LOGIC;CLOCK:OUT STD_LOGIC);END ENTITY;ARCHITECTURE ART OF FENPIN ISSIGNAL COUNT :INTEGER RANGE 0 TO 10#49#;BEGINPROCESS(CLK)ISBEGINIF(CLK'EVENT AND CLK='1')THENIF(COUNT=10#49#)THEN COUNT<=0;ELSE COUNT<=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT)ISBEGINIF(COUNT>=10#24#)THENCLOCK<='1';ELSE CLOCK<='0';END IF;END PROCESS;END ARCHITECTURE;。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
等精度频率测量方法
作者：陈兵清
来源：《商情》2013年第38期
【摘要】本文主要论述了利用FPGA（Field Programmable Gate Array，现场可编程门阵列）进行测频计数，单片机实施控制实现频率计的设计过程。
该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。
等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。
【关键词】FPGA VHDL 频率测量单片机
一、硬件电路设计
（一）系统顶层电路设计
等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模的FPGA芯片难以实现。
因此，我们选择单片机和FPGA的结合来实现单片机完成整个测量电路的测试控制、数据处理和显示输出；FPGA完成测频功能。
显示电路采用7段LED动态显示，由单片机P2口直接驱动。
等精度频率计主要由由以下几个部分构成：
信号放大整形电路：用于对待测信号进行放大整形，以便作为FPGA的输入信号。
测频电路：是测频的核心模块，由FPGA担任。
单片机模块：用于控制FPGA的测频操作和读取测频数据，并发出相应数据处理。
安排单片机的P0口直接读取测试数据。
控制命令从P1口或是P3的相关口线发出。
20MHz的标准频率信号源：本模块采用倍频技术，倍频出一个100MHz标准频率信号源，产生100MHz的标准频率给FPGA使用。
数码管显示模块：采用8个7段LED动态显示，使用P2口作为段信息的输出，使用P1口的低四位控制串行移位寄存器的三个输入及CLK端，实现LED的动态扫描。
（二）FPGA测频模块逻辑设计
与单片机的接口按照如下方式连接：
单片机的P0口接8位数据DATA[7..0]，负责读取测频数据；
START信号输出到单片机的P3.2口线，通过中断的方式来判断计数是否结束，以确定何时可以读取数据；
P1.6，P1.5和P1.4与SEL[2..0]相接，用于控制多路数据选择器，当SEL分别为“000”、“001”、“010”、“011”时，由低8位到高8位读出标准频率计数值；当SEL分别为“100”、“101”、“110”、“111”时，由低8位到高8位读出待测频率计数值。
P3.3接清零信号CLR，高电平有效。
每一个测频周期开始，都应该首先清零。
P1.7接预置门控信号CL，CL是由定时器T0产生的一个周期为2S的方波信号，即每隔1S钟左右测试一次频率，频率低于1Hz后，测频的间隔会大于1S钟，特别是待测频率为
0.1Hz时，每隔10S钟测试一次。
（三）单片机主控模块
STC89C52RC单片机是宏晶科技推出的新一代超强抗干扰/高速/低功耗的单片机，指令代码完全兼容传统的8051单片机，12时钟/机器周期和6时钟/机器周期可以任意选择。
其封装有LQFP44，PDIP40，PLCC44及PQFQ44，本设计中所使用的是PDIP40封装。
（四）外围电路设计
（1）电源模块。
整个电路的供电电源由220V交流经变压、整流、滤波后，由一片78L05三端稳压器向系统提供+5V电压信号。
（2）LED数码管显示电路。
本设计中采用LED数码管动态显示。
8位数码管采用两个4位一体的共阳型数码管组成；段信息使用单片机的P2控制；为了节约口线，在位的控制上，采用了一片74LS138芯片，把A，B，C三个脚分别用P1.0、P1.1及P1.2控制，此外把6号脚接单片机P1.3脚，用来控制数码管的亮灭。
（3）其他电路。
单片机的时钟电路由12MHz的晶振提供。
FPGA的标准频率信号由
20MHz的有源晶振提供。
被测信号经过放大整形电路调理后输入。
二、软件设计
（一）硬件描述语言设计
在本测频系统中，对标准频率信号和被测信号进行测试功能的工作由FPGA来完成。
其硬件电路的实现在前面已述，其软件部分由VHDL语言实现。
（二）单片机的C语言编程
单片机在该系统中，主要是完成整个测量电路的测试控制、数据处理和显示输出。
系统启动后，如不能正常测试，可以由按键强制性清零。
主程序不断的扫描显示程序，并扫描计数结束标识START是否为零，一旦为零，立即把FPGA的两个计数器技术结果取出、计算，把计算的结果送去显示。
在资源的分配上，除了用于控制FGPA的外，P2口用来进行LED数码管段信息的处理；P1口的低四位用来控制LED数码管的位（其中P1.0，P1.1，P1.2控制
74LS138的三个输入端A，B，C实现3-8译码，P1.3控制74LS138的CLR端，用以实现位的关和开）；P3.5，P3.6，P3.7控制测频后的单位显示（P3.5是MHz，P3.6是KHZ）。
三、系统测试
测频精度分析。
由第一章所述的测量原理可知，本系统的测频公式为：Fx=（Fs×Nx ）/Ns
其误差分析如下：
设所测频率值为Fx，其真实值为Fxe，标准频率为Fs。
在一次测量中，由于Fx计数的起停时间都是由该信号的上跳沿触发的，在Tpr时间内Fx的计数Nx无误差；此时内的计数Ns 最多相差一个脉冲，即|⊿Ns|≤1。
四、总结
该测频系统经过软硬件设计，经过实验仿真分析及验证，各项功能达到预定的设计指标。
在开发过程中，综合运用了QuartusII、Keil、Protel99SE等开发工具，使用了VHDL及C语言，在论文写作及作图时还用到了Word、Visio、画图板等软件。
该系统的特点是克服了传统的测频法或测周法的不足，能在频率范围变化较大时，都有比较高的测量精度。