ISE原理图输入方法

5）建立和编辑顶层原理图文件
对于顶层文件,即可使用VHDL文本输入方式,也可使用原理图输入方式。

这里我们将使用原理图的输入方式来建立顶层文件。

（1）原理图形符号的生成（Symbol）
为了在原理图的设计中利用前面已使用VHDL进行有关设计的成果，我们先要将经过编译后的VHDL程序生成可供原理图设计中直接调用的原理图形符号。

选择 count_t.vhd，执行Create Schematic Symbol操作（如图4.47所示），即可生成可供原理图设计中直接调用的原理图形符号count_t。

同理，对其他两个文件执行相同的操作。

图4.47 原理图形符号的创建操作
（2）顶层原理图文件的创建
选中工程，鼠标右点，在弹出的窗口中选择New Source（如图4.48所示），再在弹出的窗口中选择文件的类型为Schematic，并输入文件名pic_top后，执行”下一步”，即完成了原理图文件的创建，进入原理图的编辑状态。

图4.48 原理图的创建操作
（3）原理图的编辑
① 放置元件（Symbols）：在Symbols 的e:/xilinx/bin/24sec中选中所需元件的原理图符号，并在右边的图中期望的位置点左键进行放置，如图4.49所示。

若位置不合适，可进行移动调整。

图4.49 在原理图中放置元件的操作
② 元件间的连线：点，进行连线操作。

③ 放置I/O端口并编辑端口名：点，放置Ｉ/Ｏ端口。

选中端口，点右键，在弹出的对话框中选择“Rename Port”后，再在弹出的对话框中输入系统设定的端口名。

或者双击端口，在弹出的对话框中输入系统设定的端口名。

④ 原理图的保存：原理图编辑好后(如图4.50所示)，应执行存盘操作，将原理图进行保存。

图4.50 编辑好的顶层原理图
⑤ 原理图错误的检查：为了检查原理图是否有错，可执行原理图的检错操作。

若有错，则改正，直到完全正确为止。

⑥ 原理图的逻辑综合：若原理图经过检查没有错误，可进行逻辑综合。

6）设计ucf文件
首先选中pic_top ，按右键在弹出的窗口中选择New Source，再在弹出的新建文件窗口中选择Implementation Constraints File，并输入文件名top.ucf （如图4.51所示）。

接着执行“下一步”，即进入ucf文件的编辑操作，这时我们可根据系统的输入输出要求并参照下载板的用户手册，对系统的端口进行管脚锁定（如图4.52所示）。

管脚全部锁定并检查无误后应进行存盘操作。

图4.51 ucf文件的建立操作示意图
图4.52 本设计的ucf文件
7）设计实现
运行设计实现（Implement Design）：选中pic_top，运行Implement Design，如图4.53所示。

图4.53 运行设计实现操作图
在FloorPlanner中查看设计布局：展开Place & Route，运行View/Edit Placed Design (FloorPlanner)，即可查看设计布局，如图4.54所示。

图4.54 在FloorPlanner中查看设计布局操作图
8）系统的时序仿真
在完成任务上述步骤后，我们可以按照前面已经介绍的方法，对系统（顶层文件）进行时序仿真。

系统分类: CPLD/FPGA | 用户分类: ASIC/FPGA/CPLD | 来源: 无分类 | 【推荐给朋友】 | 【添加到收藏夹】。