TTL集成逻辑门参数测试

TTL集成逻辑门参数(cānshù)测试
TTL集成(jí chénɡ)逻辑门参数测试
实验(shíyàn)三 TTL与CM0S集成逻辑门的参数(cānshù)
测试
一、实验(shíyàn)目的
1.掌握(zhǎngwò)TTL“与非门”主要参数的意义(yìyì)及测试方法。

2.掌握CMOS“与非门”主要参数的意义及测试方法。

3.掌握TTL器件、CMOS器件的使用规则。

二、实验原理
在数字电路设计时，要使用各种门电路。

门电路的参数的好坏，在很大程度上影响整机的性能和可靠性。

本实验通过测试TTL型 74LS00和CMOS 型CD4011两种四２输入与非门的主要参数，
掌握两类常用门电路的主要参数和测试方法。

74LS00和CD4011集成电路外引脚排列图如图3-1(a)、(b)所示。

79
门电路的参数按时间特性分为两种：静态参
(a)74LS00 (b) CD 4011
图3-1 74LS00和CD4011集成电路外引脚排列图
数和动态参数。

静态参数指电路处于稳定的逻辑(luó jí)状态下测得的参数；而动态参数则指逻辑状态转换过程中与时间有关的参数。

本讲义介绍的门电路参数和测试方法系根据“中国电子技术标准化研究所”出版(chūbǎn)的《标准集成
电路数据手册》系列中《TTL电路》、《TTL 电路增补本》、《CMOS4000T》和《高速CMOS电路》材料编写，符合(fúhé)国家标准GB4589.1-84《半导体集成电路总规范》。

（一）TTL与非门主要参数
1．推荐(tuījiàn)工作条件
80
常见(chánɡ jiàn)TTL门电路最佳工作条件如表3.1所示。

表3.1 推荐工作条件
型号参数名称7400系列
74LS00系
列单
位最
小
额
定
最
大
最
小
额
定
最
大
电源电压
V CC
4.55
5.5 4.55 5.5V 输入高电
平电压
V IH
22V 输入低电
平电压
V IL
0.80.8V
输出高电平电流I OH
-
40
-
40
μ
A
输出低电平电流I OL
168
m
A
81
2．电源(diànyuán)电流
包括输出(shūchū)低电平时电源电流I CCL、输出高电平时电源(diànyuán)电流I CCH。

与非门处于(chǔyú)不同的工作状态时，电源提供的电流是不同的。

I CCL是指输入(shūrù)全部高电平，输出为低电平且空载时，电源提供给器件的电流。

I CCH是指每个门各有一个(yīɡè)以上输入端为低电平（或接地），输出为高电平和空载时，电源提供(tígōng)给器件的电流。

通常I CCL＞I CCH ，它们的大小标志着器件静态(j ìngtài)功耗的大小。

器件的最大功耗为P CC＝
V CC·I CCL （P CC —空载导通功耗指输入全部为
高电平、输出为低电平且不带负载时的功耗，V CC —电源电压）。

手册提供的电源电流和功耗值是指整个器件的电源电流和总的功耗。

I CCL和I CCH测试电路如图3-3（a）所示。

【注意】TTL器件对电源电压要求较严格，电源电压V CC只许在＋5V±10％的范围内，超
82
过5.5V将损坏器件，低于4.5V器件的逻辑功能不正常。

３．低电平输入电流I IL与高电平输入电流
I IH
I IL是被测输入(shūrù)端接低电平0.2V、其余输入端悬空时，流经此输入端的电流值。

（注：实验(shíyàn)中可将输入端接地，这时测得为输入短路电流I IS，I IS≈I IL。

实际(shíjì)I IS的数值(shùzí)比I IL的数值(shùzí)约大一点）。

在多级门电路中，I IL为前级门输出低电平时，后级门的输入端向前级门灌入的电流，它会影响到前级门输出的低电平值（使输出低电平升高）。

I IH是被测输入端接高电平，其余输入端接地，流入被测输入端的电流值（也称输入漏电流I IH）。

在多级门电路中，I IH是前级门输出为高电平时，流入后级门输入端的电流，它会影响到前级门输出的高电平值（使高电平降低）。

由于I IH较小（I IH为μA级，而I IＬ为
83
mA级），用一般万用表难以测出。

I IH、I IＬ的测量电路如图3-3(b)、(c)所示。

输入电流的值越小越好，可使输出门带动
较多的同类门电路。

4．输入(shūrù)高电平电压V IH、输入(shūrù)低电平电压V IL
V IH≥2V
V IL≤0.8V
5．输出(shūchū)高电平电压V OH 、输出(shūchū)低电平电压V OL:
输出(shūchū)高电平电压V OH：输入端在施
加规定电平下，被测输出端接拉电流负载，输出为高电平时的电压。

对74LS00型门电路，测量时一个输入端接低电平（0.2V或接地），调节拉电流负载使输出电流I OH= - 400μA时，
V OH ≥ 2.4V。

输出低电平电压V OL：输入端在施加规定电平下，被测输出端接灌电流负载，输出为低电平时的电压。

对74LS00型门电路，测量时全部
84
输入端接高电平（或悬空），调节灌电流负载使输出电流I OL= 8mA时，V OL ≤ 0.4V。

6．高电平输出电流I OH、低电平输出电流
I OL
由生产厂规定的额定输出电流值。

对74LS 型门电路，I OH= - 400μA（由输出端流出），I OL=8mA（由外部灌入）。

7．扇出系数(xìshù)N O
N O是指门电路能正常驱动同类门的个数，它是衡量门电路带负载能力(nénglì)的一个参数。

TTL与非门有两种不同性质(xìngzhì)的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数N OL和高电平扇出系数(xìshù)N OH 。

应选择(xuǎnzé)两者中小的为电路的扇出系数N O 。

74LS00以N OL作为门的扇出系数。

通常N OL≥８
8．电压传输特性
85
门电路的输出电压V O随输入电压V i的变化用曲线描绘出来，称为门电路的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平电压V OH、输出低电平电压V OL、关门电压V off、开门电压V on、阈值电压V T及抗干扰噪声容限V NL、 V NH等值。

测试电路如图3-3(e)所示，采用逐点测试法，调节R W逐点测V i及V o，然后绘成曲线。

其中：
①阀值电压(diànyā)V T：指传输特性曲线(qūxiàn)的转折区所对应的输入电压，也称门槛电压。

V T是决定与非门电路工作(gōngzuò)状态的关键值。

V i＞V T时，门输出(shūchū)低电平V OL，V i＜V T时门输出(shūchū)高电平V OH。

②关门电压V off：在保证输出为额定高电平的90％条件下，允许的最大输入低电平值。

③开门电压V ON：在保证输出为额定低电平时，所允许的最小输入高电平值。

V off和V On表明了在正常工作情况下，输入电平的极限值。

即如果与非门可靠输出高电
86
平，则必V i＜V off ，而要可靠输出低电平则必V i＞V on。

④ V NL 低电平噪声容限：在保证(bǎozhèng)输出高电平不低于额定值的90％的前提下，允许(yǔnxǔ)叠加在输入低电平的噪声。

V NL＝V off －V IL。

⑤ V NH高电平噪声容限：在保证输出低电平的前提下，允许叠加在输入(shūrù)高电平的噪声。

V NH＝V IH－V on。

噪声容限是用来(yònɡ lái)说明门电路抗干扰能力的参数，噪声容限大，则抗干扰能力强。

9．平均(píngjū
n)传输延迟时间t pd
t pd是衡量门电
路开关速度的参
数，是指输出波形
相对于输入波形的
滞后时间。

它包括导通延迟时间和截止延迟时间，如图3-2所示。

图中的t pdL为导通延迟时间，也称为“输出由高电平至低电平的传输延迟时间t PHL”；t pdH为截止延迟时间，也称为“输出由低电平至高电平的传输延迟时间t PLH”。

其数值为由输入波形的U REF处至输出波形对应边沿U REF处的时间间隔（U REF是参考电压值，对74LS型门电路U REF = 1.5V）。

平均传输(chuán shū)时间是导通延迟时间和截止延迟时间的算术平均值：
t pd=0.5（t pdL＋t pdH）
平均传输时间的测量可采用两种方法(fāngf ǎ)，我们分别用于测量TTL门电路和CMOS 门电路。

使用双踪示波器测量平均传输(chuán shū)时间：
测试(cèshì)电路如图3-3（g）所示，由于(yóuyú)单个TTL门电路的延迟时间较小（纳秒数量级），使用一般的示波器不易直接观察和测
量，所以我们将多个（例如4个）门电路串起来，经4级延迟后，最后输出信号的延迟时间为单个门延迟时间的4倍，这样便于用示波器观察。

测量时，将信号(xìnhào)发生器输出的
500KHz 的TTL脉冲加入在第一级门的输入(sh ūrù)端，在最后一级门电路输出经延时后的方波脉冲，将输入方波和输出方波脉冲分别加在双踪波示波器的Y1和Y2两个输入端。

得到(dédào)4级门的传输延迟时间。

则单个门的平均延迟时间为：
t pd＝0.5（t pdL＋t pdH）／4 。

（二）CMOS门电路参数(cānshù)
CMOS门电路的的特点(tèdiǎn)是：
①功耗低，其静态工作电流在10-8A数量级，是目前数字电路中最低的。

②输入阻抗高，通常大于1010Ω，远远高于TTL的输入阻抗。

③接近理想传输特性曲线，输出高电平可达电源电压的90%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。

④电源(diànyuán)电压范围广，可在3V ～18V范围内正常(zhèngcháng)运行。

⑤由于输入阻抗(shū rù zǔ kànɡ)很高，要求驱动电流很小，约0.1μA，输出(shūchū)电流在+5V电源下约500μA(远远小于TTL电路)，如以此来驱动同类门电路，其扇出系数将非常大。

在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要(zhǔy ào)负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的扇出系数一般取10～20。

CMOS 门电路的参数定义与测试方法与TTL门电路大致相同，不再赘述。

下面只介绍使用单踪示波器测量平均传输时间的方法。

使用单踪示波器测量平均传输时间的方法：
由于CMOS门电路的传输延迟时间较长(约为TTL的10倍)，较易观察。

所以可以采用单踪示波器进行测量。

采用单踪示波器的测试精度较高，能够(nénggòu)免除由双踪示波器
Y1、Y2两个通道传输时间不一致所带来的误差。

采用由奇数个与非门组成的环形振荡器，通过测量振荡周期T来间接(jiàn jiē)求得。

其工作原理是：假设电路在接通后某一瞬间，电路中的A点为逻辑1，经过三级门的延迟后，使A点电平由原来的1变为0;再经过三级门的延迟后，A点电平又重新回到逻辑1，输出一个完整的方波。

如此(rúcǐ)周而复始，A点便有持续的方波输出。

由于A点电平由低变高需要(xūyào)经过3级门的传输延迟，由高变低又要经过3级门的延迟，所以一个周期中包含6级门的延迟。

每个门的平均延迟时间为：
三、实验内容(nèiróng)及步骤
（一）TTL门电路参数测试(cèshì)：选用四2输入与非门74LS00一块。

首先检验其所有门的逻辑功能，在模拟实验箱合适的位置选14P 插座，连接电源线＋5V和地线，门的两个输入(shūrù)端接逻辑开关K1、K2，提供输入逻辑(luó jí)信号0、1，开关向上输出逻辑1，向下输出逻辑0。

门的输出端接由LED发光二极管组成的状态指示灯，亮为逻辑1，不亮为逻辑0，根据Y=的关系逐个门进行(jìnxíng)检验，正确后，才能进行下面参数测试。

实验中为节省时间，对TTL电路(diànlù)需要接高电平V OH的输入端可以悬空，接低电平V OL的输入端可以接地，但CMOS电路的输入端不允许悬空(必须按门电路逻辑关系将输入端接电源V DD或V SS)。

1．TTL与非门参数测试（注：各门的闲置端悬空）
①输出低电平时电源电流I CCL：测试电路的接线见图3-3(a)。

用数字万用表测电流、用500型万用表测电压。

逻辑开关K1、K2置1（电平)合上电源开关读出I CCL和Vcc值。

②输出高电平时电源(diànyuán)电流I CCH：测试(cèshì)电路的接线见图3-3(a);用数字万用表测电流。

逻辑(luó jí)开关K1或K2置0（低电平），再合上电源开关读出I CCH值。

③低电平输入(shūrù)电流I IL:测试(cèshì)电路见图3-3(b)，数字万用表接入线路读数。

④高电平输入电流I iH: 测试电路见图3-
3(c)，数字万用表接入线路读数。

并请注意电流的方向。

⑤扇出系数N OL：测试电路见图3-3(f)，将被测门的两个输入脚均悬空，接通电源，调节电位器Rw，使电压的值为V OL＝0.4V，读出此时的电流值I OL。

⑥电压传输特性：测试电路见图3-3(e)电阻Rw用模拟实验箱上的K1电位器，逻辑开关
K2置1或悬空，旋转Rw，使表V1值逐渐增大，同时读出表V1和V2的值，其中表V1代表输入电压Vi，表V2值代表输出电压Vo 值。

画出 Vi和Vo 的关系曲线，即电压传输特性（注：在各转折区应多取些点）。

⑦平均(píngjūn)传输延迟时间t pd: 测试(cèsh ì)电路见图3-3(g)，由信号(xìnhào)发生器产生频率为1MHz的TTL脉冲信号(xìnhào)，给第一个与非门的输入端，并由双踪波示波器的Y1端输入观察(guānchá)；经四个门串接后，由第四个门输出，并由双踪波示波器的Y2端输入观察；用双踪的显示方式，并将X轴扩展钮拉出（即×5倍）可得到四个门的延迟时间( 例:t pdH = 格数×扫描时间/5)，则一个门的平均延迟时间为：t pd＝0.5（t pdL＋t pdH）／4 。

（二）CMOS与非门参数测试
测试(cèshì)CMOS器件(qìjiàn)和TTL器件静态参数的电路大体相同，但要特别(tèbié)注意CMOS、TTL器件的使用规则各不相同，各
管脚的处理方法也不同(bù tónɡ)，要符合逻辑关系。

另外，CMOS器件(qìjiàn)的I CCL、I CCH 值极小，仅几微安。

为了保证输出开路的条件，其输出端所用的电压表内阻要足够大，最好用数字电压表。

在此我们仅介绍其传输特性的测量和延迟时间的测量电路。

如图3-3(h)和2-2(i)所示。

选用CD4011 2输入端四与非门一块，并先验证其各逻辑门正确后，进行如下实验测试：
①电压传输特性：测试电路见图3-3(h)所示。

（注：各门不用的输入脚全部接高电平—电源正极）。

接好线后合上电源开关，调节电位器Rw，选择若干个输入电压值V I（注：输出电压转折区应多选几个点），测量相应的输出电压值Vo，然后由测量所得的数据，绘出CMOS门的电压传输特性曲线。

②平均(píngjūn)传输延迟时间t pd：测试(cèshì)电路见图3-3(i)所示由于(yóuyú)CMOS门的t pd 时间较长（上百纳秒），所以(suǒyǐ)可按图
3.3.6接线，从示波器中读出振荡周期T 。

其平均(píngjūn)延迟时间t pd＝T/6
四、集成门电路使用规则
（一）TTL集成门电路使用规则：
1．接插集成块时，必须关闭电源，要认清定位标记，不得插反。

2．电源电压使用范围+4.5~+5.5V之间，试验中要求使Vcc= +5V，电源极性绝对不允许接错。

3．闲置输入端处理方法：
①悬空相当于正逻辑1，对于一般TTL型与非门的空闲输入端，实验时允许悬空。

但悬空的输入端易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

②按照电路(diànlù)的逻辑关系将空闲输入端接电源电压Vcc或接地(jiēdì)（也可以串入
一只1~10KΩ的固定(gùdìng)电阻）或接至某一固定电压（V OH、V OL）的电源(diànyuán)上。

③若前级驱动能力允许，可以(kěyǐ)与使用的输入端并联
4．输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。

当R≤680Ω时，输入端相当于逻辑0；当R≥4.7KΩ时，输入端相当于逻辑1。

对于不同系列的器件，要求的阻值不同。

5. 输出端不允许并联使用(集电极开路(oc)和三态电路(3S)除外)否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6. 输出端不允许直接接地或直接接+5V电源(di ànyuán)，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般(yībān)取R=3～5.1KΩ。

㈡、 CMOS电路的使用(shǐyòng)规则由于CMOS电路有很高的输入阻抗，这给使用这带来了一定的麻烦，即外来的干扰信号很
容易在一些(yīxiē)悬空的输入端感应出很高的电压，以至损坏器件。

CMOS电路的使用规则如下:
① V DD接电源正极(zhèngjí)，V SS接电源负极（通常接地“⊥”），不得接反。

CC4000
（CD4000）系列的电源允许电压在＋3V～＋18V范围内选择。

实验中一般要求使用＋5V。

②所有输入端一律不准(bù zhǔn)悬空，闲置输入端的处理方法：
a．按照逻辑(luó jí)要求，直接接V DD（与
非门）或V SS（或非门）。

b．在工作频率不高的电路中，允许输入
(shūrù)端并联使用。

③输出端不允许(yǔnxǔ)直接与V DD或V SS连接(liánjiē)，否则将导致器件损坏。

④在装接电路、改变电路连接或拔、插电路时，均应切断电源，严禁带电操作。

⑤焊接、测试和存储注意事项：
a．集成电路应存放在导电的容器内，有良
好的静电屏蔽。

b．焊接时必须切断电源，电烙铁外壳必良
好接地，或拔下烙铁，靠其余热焊接。

c．所有的测试仪器必须良好接地。

d．若信号源与CMOS器件使用两组电源
(diànyuán)供电，应先开CMOS电源，
关机时，应先关信号源最后才关CMOS
电源。

五、实验(shíyàn)器材
1.数字实验(shíyàn)箱：＋5V直流电源、逻辑开关、0-1指示器
2.双踪波示波器
3.低频(dīpín)信号发生器
4.万用表:直流电压表、直流毫安表、直流微安(wēi ān)表
5.74LS00、 1K电位器、 10K电位器、 200Ω电阻器（0.5W）
以上全各一只
六、预习要求
1.复习TTL与非门各个参数的意义及测量方法。

2.了解CMOS与非门各个参数的意义及数值。

3.熟记TTL与非门、CMOS与非门的各引脚功能。

4.复习各门电路(diànlù)的工作原理与其逻辑表达式。

5.画出CMOS实验内容(nèiróng)的测试电路图（全部）。

6.自己设计所有关数据(shùjù)的表格。

7.写出TTL与非门、CMOS与非门的各引脚闲置(xiánzhì)时的用法。

七、实验报告要求(yāoqiú)
1.记录实验测得的所有门电路参数值，填入自设计的综合表中（最好包括测试条件，有关计算公式），并于器件的规范值（手册值）比较。

2.用方格纸画出电压传输特性曲线。

3.计算门电路的平均传输延迟时间t pd。

ICC (mA)ICCH
(mA)
IiL
μA
IOL
(mA)
t pd
(nS)
测试条件Vcc＝？测量表的名称、编号
Vi(V)00.40.80.91
1.1
1.2 1.3 1.4 1.62
2.53 Vo(V)
(a) 输出低电平时电源(diànyuán)电流I CCL、输出高电平时电源(diànyuán)电流I CCH的测试(cèshì)电路；
(b) 低电平输入(shūrù)电流I IL的测试(cèshì)电路；
(c) 高电平输入电流I IH的测试电路；
(d) 输出高电平V OH、输出低电平V OL的测试电路；
(e) 电压传输特性测试电路；
(f) 扇出系数N O的测试电路；
(g) 平均传输延迟时间t pd的测试电路；
(h) CMOS门电路的电压传输特性的测试电路；
(i) CMOS门电路的平均(píngjūn)传输延迟时间t pd的测试(cèshì)电路。

内容总结（1）TTL集成逻辑门参数测试。