南理工电工电子综合实验二

南理工电工电子综合实

验二

Document number：WTWYT-WYWY-BTGTT-YTTYU-2018GT

数字电子计时报警器

电路设计

班级：

学号：

姓名：彭浩洋

一、实验内容简介及设计要求

综合利用所学集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计。使用集成电路芯片，设计并实际组装一个一小时内的数字计时器,可以完成0分00秒～59分59秒的计时功能，并在控制电路的作用下具有清零、快速校分、定点报时的功能。通过综合实验，加深对数字逻辑电路基本概念的理解，掌握数字电路设计的一般方法，进一步培养分析问题解决问题的能力和实际动手能力，提高设计电路和调试电路的实验技能。

实验具体需要实现如下的设计要求：

1.应用CD4511BCD码译码器﹑LED双字共阴显示器﹑300Ω限流电阻设计﹑安装调试四位BCD译码显示电路实现译码显示功能。

2.应用NE555时基电路、3KΩ、1KΩ电阻、0·047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率f1=1HZf2=2HZf3≈≈1000Hz）。

500Hzf

4

3.应用CD4518BCD码计数器、门电路，设计、安装、实现00

′

00″---59′59″时钟加法计数器电路。

4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时F2=2Hz）。设计安装任意时刻清零电路。

5.应用门电路设计、安装、调试报时电路59′53″，59′55″，59′57″低声报时（频率f3≈500Hz）,59′59″高声报时（频率f4≈1000Hz）。整点报时电路。

H=59′53″·f3+59′55″·f3+59′57″·f3+59′59″·f4

6.联接试验内容1.—5.各项功能电路，实现电子计时器整点计时﹑报时、校分、清零电路功能。

二、数字电子计时器电路设计框图

数字计时器是由脉冲发生器电路、译码显示器、计数电路和控制电路等几部分组成，其中的控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体原理框图如下图所示：

三、单元电路设计

译码显示器

秒脉冲发生器电路整点报时电

59’59’’计数器（BCD

校分电路、清零电

f2=2Hz

秒脉冲发生器电路

电路可由多谐振荡器产生的f0=4370Hz的频率，通过12位二进制串行分频器

CC4040f

Q12=14

1

2·2

15=1Hz，来实现。

该电路主要是由NE555信号发生器、1K欧、3K欧的电阻、CD4040和微法电容组成的电路。CD4040是一片分频器，通过连接就可以将NE555振荡产生的信号加以分频，从而得到我们需要的1Hz、2Hz、500Hz、1000Hz的信号。1Hz用于给十进制计数器CD4518一个秒信号，让其实现秒计时；2Hz用于校分电路。500Hz、1000Hz则用于报时电路中。

59’59’’计数器（BCD码）

计时器是由2片CD4518组成。根据要求，我们需要设计两个模60的计数器分别作为计时器的秒和分，并且秒到60时给分一个信号使分计数一位。

提供给我们的器件中，CD4518本身是一个双模十计数器，因此我们只需在此基础上使其计数到60时通过与非门接回清零端即可以得到所要的模60计数器。再将秒的进位端接到分的信号端即可完成该计时器的电路。

其中2片CD4518分别是分个位、分十位、秒个位和秒十位的计时，秒个位接受的信号是信号源给出的1Hz的信号，利用这个信号可以使CD4518的一边可以按秒的频率进行计时，将2片CD4518每片的一边分别接到4片CD4511的一边，再将4片CD4511每片的另一边的管脚通过电阻对应的接到2块双字屏的管脚上，调试使其正常计数。然后给计秒十位的那边改为六进制计时，得到的信号分别用于秒计时复位和分个位进位。分十位改为六进制，得到的信号用于分位的复位。从而使计时器实现了00′00″——59′59″的计时。最后对六进制进位电路进行改造：即在秒十位的01B、02B，分十位的01A、02A分别与非之后将它们得到的信号再分别与一个开关K1与非，将得到的信号分别送入两片CD4518的清零端。这样就得到了控制电路中的复位电路。（图中与非门用74LS00实现）。

译码显示电路

译码显示电路用四片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过330欧姆的电阻接地。

上述两部分具体的电路图如下：

整点报时电路

用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在59分53秒、59分55秒、59分57秒各报出一个低音，在59分59秒报出一个高音。

分析报时时间点如下表：

可见满足报时条件（低音）时，分位相同，可用4QC 和4QA 、3QD 、3QA 的与来产生信号；秒十位也相同,秒个位最低位都为1,可用2QC 和2QA 、1QA 和上面产生的信号的与来产生信号；要得到59’51’’的信号，再将1QB 与500HZ,1QC 与5OOHZ,1QD 与1000HZ 分别与非来产生3个信号，将3个信号与59’51’’的信号相与非就产生了所要求的低、高音报时信号。

报时电路设计如下：

清零电路

通过开关来联接到1CD45182CD4518清零端1CR3CR 上 2CR=2QB2QC+S=S QB QC 2.2 4CR=4QB4QC+S=S QB QC 4.4

当校分开关打在“正常”档时，正常计数，当打在“清零”档时，电路清零

防抖动较分电路

用开关控制工作状态，开始时进位信号正常送入分计数器的CP 端，分位计数器正常计数；若需要校分则将开关打到上方，正常进位信号被阻塞，2Hz 的校分信号便被送入CP 端，电路即进入快速校分状态。需要停止校分时，将开关打到下方再打回上方，既停止校分。再需校分时重复上述步骤。为了消除机械开关的抖动给电路带来干扰，在电路中加入一个防抖动开关。整个模块电路如图6所示。 具体电路图如下

四、数字电子计时器总电路图

1

2