第8章 数字系统设计基础
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第8章 数字系统设计基础 章 数字系统： 数字系统：规模较大的时序电路 §8. 1数字系统概述 数字系统概述 8.1.1 数字系统结构
8.1.2 数字系统的定时 数字系统的定时 (1) 同步数字系统 系统只有一个时钟 同步数字系统: 系统只有一个时钟CLK 如图，可用一个门对 如图，可用一个门对CLK进行控制 进行控制 (2) 输入信号转换成与时钟脉冲同步的信号
D =T S1 +T S3 0 0 2
D =T S1 +T S3 1 0 2
D =T S2 +TS2 =T 2 1 1 1
控制器逻辑图 激励函数
D =T S1 +T S3 0 0 2 D =T S1 +T S3 1 0 2 D =T 2 1
输出函数 CLR = T0 S1 ADD = T1S2 SHIFT = T2 启动工作。 当Vcc为 0 时，T0= 1；T1= 0；T2= 0。当 Vcc为 1 时，启动工作。 为 ； ； 。 为
§8.2 ASM图表 图表 算法状态机(ASM)：数字系统控制过程的算法流程图，描 ：数字系统控制过程的算法流程图， 算法状态机 述系统操作和时间序列（ 操作， 控制， 时间序列）。 述系统操作和时间序列（①操作，②控制，③时间序列）。 8.2.1 ASM图表符号 图表符号 1. 状态框：一个矩形框，在框内表示数据处理的操作。 状态框：一个矩形框，在框内表示数据处理的操作。
x2x1 φφ 00 01 10 11 11 01
A 1 1 1 0 1 1 0
B CO IR L T FA M CS R/W 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 φ φ φ
7、控制器的结构 、
其中MUX2是另一个数据选择器，用于实现输入程 是另一个数据选择器， 其中 是另一个数据选择器 序和数据时的操作。 序和数据时的操作。
§8.4 数字系统设计举例——简单计算机 数字系统设计举例 简单计算机CPU逻辑设计 逻辑设计 简单计算机
8.4.1 简单计算机构成 1. 功能：(1)加法运算，(2)数据存取，(3)手动输入程序 功能： 加法运算 加法运算， 数据存取 数据存取， 手动输入程序 2. 存储器：存储容量 26×8RAM；地址 6位；数据线 8位 存储器： ； 位 位 3. CPU：4条指令：存数、加法、取数、条件转移。 条指令： ： 条指令 存数、加法、取数、条件转移。 指令码 功能 存数 加法 取数 条件转移 助记符 SA AD LD JC 操作码x2x1 操作码 00 01 10 11 地址码 MA MA MA MA 操作 (MA)←A B←(MA) A←A+B A←(MA) C=1 PC←MA C=0 PC←PC+1
操作 清零 加法 移位计数 空
控制用手动开关， 寄存器 M 控制用手动开关，寄存器 Q 的 M1 控制用手动开关
操作函数 从处理器操作表得： 从处理器操作表得： 寄存器A： 寄存器 ：M1=ADD + CLR；M0=ADD + CLR + SHIFT ； 与门G 与门 2：B1= CLR 与门G1：B0 = ADD 与门 寄存器Q： 寄存器 ：M0 = SHIFT 计数器 CNT：CR = CLR；SH = SHIFT ： ；
2. ASM块之间的时间关系 块之间的时间关系
块为“现态” 次态” 前后相邻的 ASM 块为“现态”和“次态”的 关系， 触发沿为分界线。 关系，以 CP 触发沿为分界线。
3. ASM块的建立 块的建立 1、在起点处安排一个初始状态。 、在起点处安排一个初始状态。 2、用状态将不能同时进行的操作隔开。 、用状态将不能同时进行的操作隔开。 3、根据寄存器操作的影响决定状态的设置。 、根据寄存器操作的影响决定状态的设置。
4、计算机逻辑图 、
说明： 当 说明：(1)当k=1时，运行程序； 时 运行程序； (2)当k=0时，手动输入程序和数据到 当 时 手动输入程序和数据到RAM中。 中 (3)当reset 端输入一个负脉冲时，程序开始运行。 当 端输入一个负脉冲时，程序开始运行。
8.4.2 CPU设计 设计 1、基本设想： 、基本设想： (1).IR为指令寄存器 为指令寄存器 (2).如果所执行的指令操作不是 如果所执行的指令操作不是 “条件转移”，则进入 PC←PC+1操作 ； 如果是 “ 条 操作； ← 操作 如果是“ 件转移” ， 则判断C=0或 C=1 件转移 ” 则判断 或 后再进入下一步。 后再进入下一步。 (3).这是当前计算机的基本运行方 这是当前计算机的基本运行方 称为冯•诺依曼计算机。 式，称为冯•诺依曼计算机。 (4).其中“指令操作”部分可看成是一个完整的数字系统。 其中“指令操作”部分可看成是一个完整的数字系统。 其中
(3) 时钟脉冲应同时到达所有存储元件的动态输入端
8.1.3 数字系统设计的一般过程 (一) 系统设计 一 1、设计问题：系统的任务、工作和要求。 、设计问题：系统的任务、工作和要求。 2、初始结构： 系统的基本组成，单元和变量等。 、初始结构： 系统的基本组成，单元和变量等。 3、算法： 系统的运行过程、流程图等。 、算法： 系统的运行过程、流程图等。 (二) 逻辑设计 二 1、处理器设计 ： 、 (1) 处理器结构；(2) 处理器操作说明。 处理器结构； 处理器操作说明。 2、控制器设计 ： 、 (1) 控制器的任务；(2) 控制器的结构。 控制器的任务； 控制器的结构。 (三) 电路设计 三 具体电路的实现
处理器
6. 控制器的实现 用每态一个触发器的方法( 乘法器为例) 用每态一个触发器的方法 以4×4乘法器为例 × 乘法器为例 控制器有3个状态，故取 个 触发 控制器有 个状态，故取3个D触发 个状态 器，3个激励变量为 D0D1D2；由 ASM 个激励变量为 图得： 图得： 激励函数 输出函数 CLR = T0 S1 ADD = T1S2 SHIFT = T2
CLR、ADD 和 SHIFT 作 、 为对处理器发出的命令
5. 处理器的实现的实现（以4×4为例） 处理器的实现的实现 的实现（ 为例） × 为例 操作表 A 控制信号 M1 M0 CLR ADD SHIFT NOP 1 1 0 0 1 1 1 0 G2 B1 0 1 1 1 G1 B0 0 1 0 0 Q M0 0 0 1 0 CNT CR SH 0 1 1 1 0 0 1 0
输出函数
A=Tx2x +T 1 1 2 B=Tx2x 1 1 C =T O 2 IR = T 0 L=Tx2x C 1 1 T =T(x2x + x2x + x2x C) +T =T(x + x2C) +T 1 1 1 1 2 1 1 2 FA=Tx2x +T 1 1 2 M= T 0 C =T +T(x2x + x2x + x2x ) =T +T x2x S 0 1 1 1 1 0 1 1 R W=Tx2x 1 1
1. 加法器：74283 加法器： 功能： 功能： 2. M，Q，A：寄存器 M， 型号 74194 位数： 位数：4 3. C：D 触发器 ： 4. CNT：计数器 ： 型号 74163 功能： 功能：清0，计数 ， M1 M0 0 0 0 1 1 0 1 1 功能 保持 右移 左移 并入
3.ASM 图 控制信号 S1：启动信号 S2：寄存器 Q 的 Q0 位 S3：计数器的溢出信号 4. 控制器
状态框与判断框组合 p1 = T1X1 控制函数 p2 = T1X1X2 p3 = T1X1X2
条件框） 3、操作框 （条件框） 、 圆角形框， 圆角形框，仅表示一种处理器操作
操作框的入口只能是判断框的某个分支
8.2.2 ASM图表含义 图表含义 1. ASM块 块 ASM块：在同一个状态 块 下所有的判断和操作构 成的部分。 成的部分。 【例8.2】 】
§8.3 数字系统的设计 8.3.1 设计步骤 初始结构 处理器设计 操作表 操作函数 处理器逻辑图
激励函数 控制器设计 ASM图 图 控制信号 输出信号 输出函数 控制器逻辑图
8.3.2 数字系统设计举例 数字系统设计举例——数字乘法器的设计 数字乘法器的设计 1. 算法：设乘数和被乘数的位数 ≤ r 算法： (1) 两个 r 位的数相乘，积的位数最大为 2r 位。 位的数相乘， (2) 积 = r 个“部分积”之和。 部分积”之和。 (3) 当乘数的第 i 位为 0 时，第 i 位的部分积为 。 位的部分积为0。 当乘数的第 i 位为 0 时，第 i 位的部分积为被乘数左移 i–1 位。 【例1】 】
2、CPU的内部构成 处理器 、 的内部构成(处理器 的内部构成 处理器)
其中MUX1是一个数据选择器，C是加法进位寄存器， 是一个数据选择器， 是加法进位寄存器 是加法进位寄存器， 其中 是一个数据选择器 程序计数器PC具有计数 清零和并入的功能。 具有计数、 程序计数器 具有计数、清零和并入的功能。
1 1 1 0 1 1 0
1 1 0 1 1 1 1
1 1 1 1 1 1 0
0 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 1 1 0
Hale Waihona Puke Baidu
1 0 1 1 1 1 0
0 1 1 1 1 1 1
0 0 0 0 1 1 1
1 0 1 1 φ φ φ
4、ASM图 、 图
5、控制器时序逻辑图 、 用每态一个触发器的方法设计控制器， 用每态一个触发器的方法设计控制器， 则由ASM图得激励函数： 图得激励函数： 则由 图得激励函数
左上角的“符号”为状态变量， 左上角的“符号”为状态变量，右上角为状态的代码 。 进入一个状态， 进入一个状态，必须由 CLK触发 触发
2. 判断框
用菱形或多菱角形表示， 用菱形或多菱角形表示，框内的判断量来自外部 输入或内部状态，用于决定流程的转变方向。 输入或内部状态，用于决定流程的转变方向。
3、处理器操作表 、
操 作 T0 取指令 IR←M(PC) 存数 加法1 加法 T1 取数 条件 转移 T2 加法2 加法 (MA)←A PC←PC+1 B←(MA) A←(MA) PC←PC+1 PC←PC+1 PC←IR (D5-D0) A←A+B PC←PC+1 x2 x1 x2 x1 x2 x1 x2 x1 C x2 x1 C x2 x1 操作码 A B CO IR L T FA M CS R/W
【例 1】 的计算过程 】
M=1010； Q=1101 ；
2. 初始结构
M：被乘数寄存器 ： Q：乘数寄存器 ： A：累加器 ： C：进位寄存器 ： CNT：计数器 ： CAQ串联得到 串联得到 2 r +1位的右移 位的右移 位寄存器 算法：被乘数不动， 算法：被乘数不动，部 分积之和向右移动。 分积之和向右移动。
D =T (x2x + x2x + x2x ) +T =T (x + x2) +T =T x x2 +T 0 1 1 1 1 2 1 1 2 1 1 2 D =T 1 0 D2 =T x2x 1 1
6、控制器输出函数（组合电路） 、控制器输出函数（组合电路）
C φ φ φ φ 0 1 φ
T0 T1 T2 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1
8.1.2 数字系统的定时 数字系统的定时 (1) 同步数字系统 系统只有一个时钟 同步数字系统: 系统只有一个时钟CLK 如图，可用一个门对 如图，可用一个门对CLK进行控制 进行控制 (2) 输入信号转换成与时钟脉冲同步的信号
D =T S1 +T S3 0 0 2
D =T S1 +T S3 1 0 2
D =T S2 +TS2 =T 2 1 1 1
控制器逻辑图 激励函数
D =T S1 +T S3 0 0 2 D =T S1 +T S3 1 0 2 D =T 2 1
输出函数 CLR = T0 S1 ADD = T1S2 SHIFT = T2 启动工作。 当Vcc为 0 时，T0= 1；T1= 0；T2= 0。当 Vcc为 1 时，启动工作。 为 ； ； 。 为
§8.2 ASM图表 图表 算法状态机(ASM)：数字系统控制过程的算法流程图，描 ：数字系统控制过程的算法流程图， 算法状态机 述系统操作和时间序列（ 操作， 控制， 时间序列）。 述系统操作和时间序列（①操作，②控制，③时间序列）。 8.2.1 ASM图表符号 图表符号 1. 状态框：一个矩形框，在框内表示数据处理的操作。 状态框：一个矩形框，在框内表示数据处理的操作。
x2x1 φφ 00 01 10 11 11 01
A 1 1 1 0 1 1 0
B CO IR L T FA M CS R/W 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 φ φ φ
7、控制器的结构 、
其中MUX2是另一个数据选择器，用于实现输入程 是另一个数据选择器， 其中 是另一个数据选择器 序和数据时的操作。 序和数据时的操作。
§8.4 数字系统设计举例——简单计算机 数字系统设计举例 简单计算机CPU逻辑设计 逻辑设计 简单计算机
8.4.1 简单计算机构成 1. 功能：(1)加法运算，(2)数据存取，(3)手动输入程序 功能： 加法运算 加法运算， 数据存取 数据存取， 手动输入程序 2. 存储器：存储容量 26×8RAM；地址 6位；数据线 8位 存储器： ； 位 位 3. CPU：4条指令：存数、加法、取数、条件转移。 条指令： ： 条指令 存数、加法、取数、条件转移。 指令码 功能 存数 加法 取数 条件转移 助记符 SA AD LD JC 操作码x2x1 操作码 00 01 10 11 地址码 MA MA MA MA 操作 (MA)←A B←(MA) A←A+B A←(MA) C=1 PC←MA C=0 PC←PC+1
操作 清零 加法 移位计数 空
控制用手动开关， 寄存器 M 控制用手动开关，寄存器 Q 的 M1 控制用手动开关
操作函数 从处理器操作表得： 从处理器操作表得： 寄存器A： 寄存器 ：M1=ADD + CLR；M0=ADD + CLR + SHIFT ； 与门G 与门 2：B1= CLR 与门G1：B0 = ADD 与门 寄存器Q： 寄存器 ：M0 = SHIFT 计数器 CNT：CR = CLR；SH = SHIFT ： ；
2. ASM块之间的时间关系 块之间的时间关系
块为“现态” 次态” 前后相邻的 ASM 块为“现态”和“次态”的 关系， 触发沿为分界线。 关系，以 CP 触发沿为分界线。
3. ASM块的建立 块的建立 1、在起点处安排一个初始状态。 、在起点处安排一个初始状态。 2、用状态将不能同时进行的操作隔开。 、用状态将不能同时进行的操作隔开。 3、根据寄存器操作的影响决定状态的设置。 、根据寄存器操作的影响决定状态的设置。
4、计算机逻辑图 、
说明： 当 说明：(1)当k=1时，运行程序； 时 运行程序； (2)当k=0时，手动输入程序和数据到 当 时 手动输入程序和数据到RAM中。 中 (3)当reset 端输入一个负脉冲时，程序开始运行。 当 端输入一个负脉冲时，程序开始运行。
8.4.2 CPU设计 设计 1、基本设想： 、基本设想： (1).IR为指令寄存器 为指令寄存器 (2).如果所执行的指令操作不是 如果所执行的指令操作不是 “条件转移”，则进入 PC←PC+1操作 ； 如果是 “ 条 操作； ← 操作 如果是“ 件转移” ， 则判断C=0或 C=1 件转移 ” 则判断 或 后再进入下一步。 后再进入下一步。 (3).这是当前计算机的基本运行方 这是当前计算机的基本运行方 称为冯•诺依曼计算机。 式，称为冯•诺依曼计算机。 (4).其中“指令操作”部分可看成是一个完整的数字系统。 其中“指令操作”部分可看成是一个完整的数字系统。 其中
(3) 时钟脉冲应同时到达所有存储元件的动态输入端
8.1.3 数字系统设计的一般过程 (一) 系统设计 一 1、设计问题：系统的任务、工作和要求。 、设计问题：系统的任务、工作和要求。 2、初始结构： 系统的基本组成，单元和变量等。 、初始结构： 系统的基本组成，单元和变量等。 3、算法： 系统的运行过程、流程图等。 、算法： 系统的运行过程、流程图等。 (二) 逻辑设计 二 1、处理器设计 ： 、 (1) 处理器结构；(2) 处理器操作说明。 处理器结构； 处理器操作说明。 2、控制器设计 ： 、 (1) 控制器的任务；(2) 控制器的结构。 控制器的任务； 控制器的结构。 (三) 电路设计 三 具体电路的实现
处理器
6. 控制器的实现 用每态一个触发器的方法( 乘法器为例) 用每态一个触发器的方法 以4×4乘法器为例 × 乘法器为例 控制器有3个状态，故取 个 触发 控制器有 个状态，故取3个D触发 个状态 器，3个激励变量为 D0D1D2；由 ASM 个激励变量为 图得： 图得： 激励函数 输出函数 CLR = T0 S1 ADD = T1S2 SHIFT = T2
CLR、ADD 和 SHIFT 作 、 为对处理器发出的命令
5. 处理器的实现的实现（以4×4为例） 处理器的实现的实现 的实现（ 为例） × 为例 操作表 A 控制信号 M1 M0 CLR ADD SHIFT NOP 1 1 0 0 1 1 1 0 G2 B1 0 1 1 1 G1 B0 0 1 0 0 Q M0 0 0 1 0 CNT CR SH 0 1 1 1 0 0 1 0
输出函数
A=Tx2x +T 1 1 2 B=Tx2x 1 1 C =T O 2 IR = T 0 L=Tx2x C 1 1 T =T(x2x + x2x + x2x C) +T =T(x + x2C) +T 1 1 1 1 2 1 1 2 FA=Tx2x +T 1 1 2 M= T 0 C =T +T(x2x + x2x + x2x ) =T +T x2x S 0 1 1 1 1 0 1 1 R W=Tx2x 1 1
1. 加法器：74283 加法器： 功能： 功能： 2. M，Q，A：寄存器 M， 型号 74194 位数： 位数：4 3. C：D 触发器 ： 4. CNT：计数器 ： 型号 74163 功能： 功能：清0，计数 ， M1 M0 0 0 0 1 1 0 1 1 功能 保持 右移 左移 并入
3.ASM 图 控制信号 S1：启动信号 S2：寄存器 Q 的 Q0 位 S3：计数器的溢出信号 4. 控制器
状态框与判断框组合 p1 = T1X1 控制函数 p2 = T1X1X2 p3 = T1X1X2
条件框） 3、操作框 （条件框） 、 圆角形框， 圆角形框，仅表示一种处理器操作
操作框的入口只能是判断框的某个分支
8.2.2 ASM图表含义 图表含义 1. ASM块 块 ASM块：在同一个状态 块 下所有的判断和操作构 成的部分。 成的部分。 【例8.2】 】
§8.3 数字系统的设计 8.3.1 设计步骤 初始结构 处理器设计 操作表 操作函数 处理器逻辑图
激励函数 控制器设计 ASM图 图 控制信号 输出信号 输出函数 控制器逻辑图
8.3.2 数字系统设计举例 数字系统设计举例——数字乘法器的设计 数字乘法器的设计 1. 算法：设乘数和被乘数的位数 ≤ r 算法： (1) 两个 r 位的数相乘，积的位数最大为 2r 位。 位的数相乘， (2) 积 = r 个“部分积”之和。 部分积”之和。 (3) 当乘数的第 i 位为 0 时，第 i 位的部分积为 。 位的部分积为0。 当乘数的第 i 位为 0 时，第 i 位的部分积为被乘数左移 i–1 位。 【例1】 】
2、CPU的内部构成 处理器 、 的内部构成(处理器 的内部构成 处理器)
其中MUX1是一个数据选择器，C是加法进位寄存器， 是一个数据选择器， 是加法进位寄存器 是加法进位寄存器， 其中 是一个数据选择器 程序计数器PC具有计数 清零和并入的功能。 具有计数、 程序计数器 具有计数、清零和并入的功能。
1 1 1 0 1 1 0
1 1 0 1 1 1 1
1 1 1 1 1 1 0
0 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 1 1 0
Hale Waihona Puke Baidu
1 0 1 1 1 1 0
0 1 1 1 1 1 1
0 0 0 0 1 1 1
1 0 1 1 φ φ φ
4、ASM图 、 图
5、控制器时序逻辑图 、 用每态一个触发器的方法设计控制器， 用每态一个触发器的方法设计控制器， 则由ASM图得激励函数： 图得激励函数： 则由 图得激励函数
左上角的“符号”为状态变量， 左上角的“符号”为状态变量，右上角为状态的代码 。 进入一个状态， 进入一个状态，必须由 CLK触发 触发
2. 判断框
用菱形或多菱角形表示， 用菱形或多菱角形表示，框内的判断量来自外部 输入或内部状态，用于决定流程的转变方向。 输入或内部状态，用于决定流程的转变方向。
3、处理器操作表 、
操 作 T0 取指令 IR←M(PC) 存数 加法1 加法 T1 取数 条件 转移 T2 加法2 加法 (MA)←A PC←PC+1 B←(MA) A←(MA) PC←PC+1 PC←PC+1 PC←IR (D5-D0) A←A+B PC←PC+1 x2 x1 x2 x1 x2 x1 x2 x1 C x2 x1 C x2 x1 操作码 A B CO IR L T FA M CS R/W
【例 1】 的计算过程 】
M=1010； Q=1101 ；
2. 初始结构
M：被乘数寄存器 ： Q：乘数寄存器 ： A：累加器 ： C：进位寄存器 ： CNT：计数器 ： CAQ串联得到 串联得到 2 r +1位的右移 位的右移 位寄存器 算法：被乘数不动， 算法：被乘数不动，部 分积之和向右移动。 分积之和向右移动。
D =T (x2x + x2x + x2x ) +T =T (x + x2) +T =T x x2 +T 0 1 1 1 1 2 1 1 2 1 1 2 D =T 1 0 D2 =T x2x 1 1
6、控制器输出函数（组合电路） 、控制器输出函数（组合电路）
C φ φ φ φ 0 1 φ
T0 T1 T2 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1