广东工业大学硬件描述语言与EDA技术课程设计频率发生器
EDA课程设计--DDS信号发生器
电子课程设计电子课程设计------DDS信号发生器合成器信号发生器合成器学院：学院：专业班级：专业班级：专业班级：姓名：姓名：姓名：学号：学号：学号：指导老师：指导老师：指导老师：2012年12月直接数字频率合成器（直接数字频率合成器（DDS DDS DDS））一、 设计任务与要求直接数字频率综合技术，直接数字频率综合技术，即即DDS 技术，是一种新型的频率合成技术和信号产生方法。
利用EDA 技术和FPGA 实现直接数字频率合成器DDS 的设计。
的设计。
设计要求：设计要求：1、 利用QuartusII 软件实验箱实现DDS 的设计；的设计；2、 通过实验箱上的开关输入DDS 的频率和相位控制字，的频率和相位控制字，并能用示波器观并能用示波器观察加以验证；察加以验证；3、 系统具有清零和使能的功能；系统具有清零和使能的功能；4、DDS 中的波形存储器模块用Altera 公司的Cyclone 系列FPGA 芯片中的ROM 实现。
实现。
二、 总体框图N 位Mf图1 DDS 总体框图总体框图低通滤波器品累加器品频率控制字相位寄存器加法器品相位控制字品正弦查找表品数模转换器品时钟源品1、 模块的功能模块的功能（1） 频率预置和调节电路频率预置和调节电路不变量不变量K 称作相位增量，也叫频率控制字。
此模块实现频率控制量的输入。
入。
（2） 相位累加器相位累加器相位累加器是一个带有累加功能的N 位加法器，它以设定的N 位频率控制字K 作为步长进行线性累加，当其和满时，计数器清零，并进行重新运算，它使输出频率正比于时钟频率和相位增量之积。
它使输出频率正比于时钟频率和相位增量之积。
（3） 相位寄存器相位寄存器 相位寄存器是一个相位寄存器是一个N 位的寄存器，它对输入端输入的数据进行寄存，当下一个时钟到来时，输出寄存的数据。
下一个时钟到来时，输出寄存的数据。
相位相位 频率控频率控频率控f 量化量化制字K 序列序列 N 位 N 位N 位图图2 2 相位累加器相位累加器相位累加器相位累加器的组成相位累加器的组成相位累加器的组成=N =N 位加法器位加法器+N +N 位寄存器位寄存器相位累加器的作用：在时钟的作用下，进行相位累加相位累加器的作用：在时钟的作用下，进行相位累加注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期当相位累加器累加满量时就会产生一次溢出，完成一个周期 的动作。
eda课程信号发生器课程设计
eda课程信号发生器课程设计一、课程目标知识目标：1. 学生能理解EDA课程中信号发生器的原理与功能，掌握相关电子元件的工作特性。
2. 学生能够掌握信号发生器的分类、特点及应用场景，了解各类信号发生器的优缺点。
3. 学生能够运用所学知识，分析并设计简单的信号发生器电路。
技能目标：1. 学生能够熟练运用EDA软件进行信号发生器电路的设计、仿真与调试。
2. 学生能够独立完成信号发生器的硬件搭建，并进行基本的性能测试。
3. 学生能够通过实际操作，提高动手实践能力，培养解决实际问题的能力。
情感态度价值观目标：1. 学生能够培养对电子工程的兴趣，激发创新意识，形成主动学习的习惯。
2. 学生能够培养团队协作精神，学会与他人沟通交流，共同解决问题。
3. 学生能够认识到信号发生器在现代社会中的重要作用，增强社会责任感和使命感。
本课程针对高年级学生，在分析课程性质、学生特点和教学要求的基础上，明确以上课程目标。
通过分解目标为具体的学习成果，使学生在掌握专业知识的同时，提高实践操作能力和团队协作能力，培养良好的情感态度价值观。
为后续的教学设计和评估提供明确的方向。
二、教学内容本章节教学内容依据课程目标，紧密结合教材，确保科学性和系统性。
主要内容包括：1. 信号发生器原理与分类：讲解信号发生器的基本原理、功能及分类，重点介绍函数发生器、脉冲发生器等常见类型的工作原理及应用。
2. 电子元件特性分析：分析常用电子元件（如运放、晶体管、二极管等）在信号发生器中的作用，掌握其工作特性。
3. 信号发生器电路设计：根据实际需求，设计不同类型的信号发生器电路，分析电路性能，优化设计方案。
4. EDA软件应用：教授学生如何使用EDA软件进行信号发生器电路的设计、仿真与调试，提高实际操作能力。
5. 硬件搭建与性能测试：指导学生搭建信号发生器硬件电路，进行基本性能测试，分析测试结果，找出问题并解决。
教学内容安排如下：1. 第1周：信号发生器原理与分类，电子元件特性分析。
eda的频率计课程设计
eda的频率计课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学生能描述频率计的工作原理，了解其主要组成部分；3. 学生能掌握频率计的电路设计方法，并了解其在实际应用中的重要性。
技能目标：1. 学生能运用所学知识，使用EDA软件进行频率计的电路设计；2. 学生能通过实验操作，搭建并调试频率计电路，提高实际动手能力；3. 学生能分析实验数据，解决频率计使用过程中出现的问题。
情感态度价值观目标：1. 学生对电子设计产生兴趣，培养创新意识和实践能力；2. 学生养成合作学习的习惯，提高团队协作能力；3. 学生认识到频率计在科技发展中的重要作用，增强社会责任感和使命感。
分析课程性质、学生特点和教学要求，本课程目标旨在使学生在掌握基本理论知识的基础上，通过实践操作，提高电子设计能力。
课程目标具体、可衡量，以便学生和教师能够清晰地了解课程的预期成果。
后续教学设计和评估将围绕这些具体学习成果展开。
二、教学内容本章节教学内容围绕以下三个方面进行选择和组织：1. 理论知识学习：- 电子设计自动化（EDA）基本概念及发展历程；- 频率计的工作原理及主要组成部分；- 频率计电路设计的基本方法。
教学内容关联课本第3章“电子设计自动化”及第4章“频率计的设计与应用”。
2. 实践操作环节：- 使用EDA软件进行频率计电路设计；- 搭建并调试频率计电路；- 分析实验数据，解决实际问题。
实践操作环节与课本第5章“实验与实训”相结合。
3. 教学大纲安排：- 第一周：学习EDA基本概念、发展历程，了解频率计的工作原理及主要组成部分；- 第二周：学习频率计电路设计方法，进行EDA软件操作训练；- 第三周：分组进行频率计电路设计，搭建和调试电路，分析实验数据。
教学内容具有科学性和系统性，确保学生在掌握理论知识的基础上，通过实践操作提高电子设计能力。
4. 教材章节及内容列举：- 第3章 电子设计自动化：3.1节、3.2节、3.3节；- 第4章 频率计的设计与应用：4.1节、4.2节、4.3节；- 第5章 实验与实训：5.1节、5.2节、5.3节。
eda频率计课程设计
eda频率计课程设计一、课程目标知识目标：1. 让学生理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学会运用已学的电子元件和电路知识，设计并搭建一个简单的频率计；3. 掌握频率计在电子测量中的应用，了解其重要性和实际意义。
技能目标：1. 培养学生动手操作能力，能正确使用电子仪器和工具进行电路搭建；2. 提高学生问题解决能力，通过团队协作，设计和调试频率计电路；3. 培养学生运用EDA软件进行电路仿真和优化设计的能力。
情感态度价值观目标：1. 培养学生对电子设计的兴趣和热情，激发创新意识；2. 培养学生团队协作精神，学会倾听、沟通、分享和合作；3. 增强学生环保意识，了解电子产品的绿色设计和可持续发展。
分析课程性质、学生特点和教学要求，本课程将目标分解为以下具体学习成果：1. 学生能独立完成频率计电路的设计和搭建；2. 学生能运用EDA软件进行电路仿真，优化设计方案；3. 学生在团队协作中，发挥个人特长，共同解决问题；4. 学生通过课程学习，增强对电子设计领域的认识和兴趣，培养良好的情感态度价值观。
二、教学内容根据课程目标，教学内容主要包括以下几部分：1. EDA基本概念与频率计原理- 介绍EDA的基本概念、作用及其在电子设计中的应用；- 讲解频率计的工作原理、分类及其在电子测量中的重要性。
2. 电子元件与电路知识- 复习已学的电子元件（如电阻、电容、二极管、晶体管等）及其特性；- 梳理相关电路知识（如放大电路、滤波电路等）在频率计设计中的应用。
3. 频率计设计与搭建- 分析频率计电路的设计方法，引导学生运用所学知识进行设计；- 实践操作，指导学生正确搭建频率计电路，并进行调试。
4. EDA软件应用与电路仿真- 介绍EDA软件的基本功能，教授学生如何进行电路仿真和优化设计；- 指导学生运用EDA软件完成频率计电路的仿真，提高设计效率。
5. 团队协作与问题解决- 培养学生团队协作能力，分工合作完成频率计设计任务；- 引导学生学会分析问题、解决问题，提高实际操作能力。
EDA课程设计报告,数字频率计
. I目录前言01. 总体设计方案11.1总体设计方案12. 单元模块设计12.1十进制计数器设计12.1.1 十进制计数器原件t10设计12.1.2 位十进制计数器的顶层设计22.2闸门控制模块EDA设计32.2.1 定时信号模块Timer32.2.2 控制信号发生器模块T_con42.3译码显示模块42.3.1 显示存放器设计42.3.2 译码扫描显示电路52.3.3 译码显示模块的顶层电路设计73. 软件测试83.1测试的环境83.2调试和器件编程84. 设计总结85. 参考文献9前言在电子技术高度开展的今天，各种电子产品层出不穷，而频率作为设计的最根本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程的自动化等优点。
数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的根本功能是测量正弦信号、方波信号、尖脉冲信号以及其它各种单位时间变化的物理量。
当今国外厂家生产的数字频率计在功能和性能方面都比拟优良，而且还在不断开展中，但其构造比拟复杂，价位也比拟高，在测量精准度要求比拟低的测量场合，使用这些数字频率计就不够经济合算。
我所设计的这款数字频率计能够可靠实现频率显示功能，原理及构造也比拟简单本次所做的课程设计就是一个数字频率计，能测量1HZ～9999HZ的矩形波信号，并正确地显示所测信号的频率值。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比拟复杂，而且会产生比拟大的延时，造成测量误差、可靠性差。
随着现场可编程门阵列FPGA 的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在Quartus‖仿真平台上编译、仿真、调试，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量各种常用的波形信号的频率，而且还能对其他多种物理量进展测量。
EDA实验三 硬件描述语言的层次化设计(频率计)
实验三硬件描述语言的层次化设计一、4位十六进制频率计1.建立新工程，命名为bit4_16，建立VHD文件COUNTER4B.vhd,编写4位十六进制计数器程序，并对文件编译，将文件另存为可调用symbol元件。
计数器仿真结果：2.建立测频控制器的VHD文件：FTCTRL.vhd,编写测频控制器程序，并对文件编译，将文件另存为可调用symbol元件。
测频控制器的仿真波形：3.建立4位锁存器文件的VHD文件：REG4B.vhd。
编写锁存器程序，并对文件编译，将文件另存为可调用symbol元件。
4.建立总的4位十进制频率计的原理图文件: fenpin.bdf对其进行波形仿真，因学号为19，故将时钟信号频率设定在119HZ,然后进行波形仿真波形仿真结果：仿真结果如下：输入频率119HZ，频率计测得的频率为77H HZ，可知仿真结果无误。
关于76nCEO管脚的处理方法如图：二．8位十进制频率计1.建立新工程，命名为bit8_10，建立VHD文件COUNTER4B.vhd,编写4位十进制计数器程序，并对文件编译，将文件另存为可调用symbol元件。
计数器仿真结果：2.建立测频控制器的VHD文件：FTCTRL.vhd,编写测频控制器程序，并对文件编译，将文件另存为可调用symbol元件。
测频控制器的仿真波形：3.建立4位锁存器文件的VHD文件：REG4B.vhd。
编写锁存器程序，并对文件编译，将文件另存为可调用symbol元件。
4.建立总的4位十进制频率计的原理图文件: fenpin2.bdf，并对其进行仿真，因学号28，故将时钟信号频率设定在128HZ,然后进行波形仿真仿真结果;波形仿真结果：因学号19，输入频率119HZ，频率计测得的频率也为119HZ，可知仿真结果正确。
eda课程设计数字频率计
eda课程设计 数字频率计一、课程目标知识目标：1. 学生能够理解并掌握数字频率计的基本原理，包括频率的概念、测量方法及其在电子工程中的应用。
2. 学生能够运用所学知识，分析并识别EDA（电子设计自动化）软件中与数字频率计相关的元件和模块。
3. 学生能够运用电子元件搭建简单的数字频率计电路，并描述其工作过程。
技能目标：1. 学生能够运用EDA软件进行数字频率计电路的设计、仿真和调试，具备实际操作能力。
2. 学生能够通过小组合作，解决在数字频率计设计过程中遇到的技术问题，提高团队协作和问题解决能力。
情感态度价值观目标：1. 学生能够认识到数字频率计在电子工程领域的重要性和实际应用价值，激发对电子工程的兴趣和热情。
2. 学生在课程学习中，培养严谨的科学态度，注重实验数据的真实性和准确性。
3. 学生通过小组合作，学会尊重他人意见，培养良好的沟通能力和团队精神。
本课程针对高中年级学生，结合电子工程学科特点，强调理论与实践相结合，注重培养学生的动手操作能力和实际应用能力。
课程目标具体、可衡量，旨在帮助学生和教师在课程结束后，能够清晰地了解学生在知识、技能和情感态度价值观方面的预期成果。
同时，将课程目标分解为具体的学习成果，便于后续的教学设计和评估。
二、教学内容本章节教学内容依据课程目标，紧密围绕数字频率计的设计与实现，确保内容的科学性和系统性。
具体教学内容如下：1. 理论知识学习：- 频率概念及其测量方法- 数字频率计的原理与分类- EDA软件的基本操作与使用方法2. 实践操作环节：- 数字频率计电路设计原理- EDA软件中数字频率计电路搭建与仿真- 实际电路搭建与调试3. 教学大纲安排：- 第一课时：介绍频率概念、测量方法及数字频率计的原理与分类，让学生了解课程背景和目标。
- 第二课时：讲解EDA软件的基本操作与使用方法，引导学生学习并掌握软件应用。
- 第三课时：分析数字频率计电路设计原理，指导学生进行电路设计和仿真。
eda数字频率计课程设计
eda数字频率计课程设计一、课程目标知识目标：1. 让学生理解数字频率计的基本原理，掌握EDA工具的使用方法；2. 使学生掌握数字频率计的电路设计，包括计数器、时钟分频器等关键部分；3. 让学生掌握数字频率计的仿真与调试方法，了解其在实际应用中的限制和改进措施。
技能目标：1. 培养学生运用EDA工具进行数字电路设计和仿真的能力；2. 培养学生独立分析问题、解决问题的能力，能够根据实际需求调整和优化数字频率计的设计；3. 培养学生团队合作意识，提高沟通与协作能力。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和探索精神；2. 培养学生严谨的科学态度，注重实验数据的真实性，遵循实验操作规范；3. 引导学生关注我国电子产业的发展，增强民族自豪感和使命感。
课程性质：本课程为实践性较强的电子设计课程，旨在通过数字频率计的设计与实现，让学生掌握电子设计的基本方法和技能。
学生特点：学生已具备一定的电子基础知识，具有较强的学习能力和动手能力，但对EDA工具的使用和数字电路设计尚较陌生。
教学要求：教师需结合学生特点，注重理论与实践相结合，引导学生主动参与课堂讨论和实践活动，培养其独立思考和解决问题的能力。
通过课程学习，使学生能够达到预定的学习成果，为后续相关课程的学习打下坚实基础。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. 数字频率计原理介绍：使学生了解数字频率计的工作原理，掌握频率测量的基本方法。
- 相关教材章节：第五章“数字频率计”- 内容列举：频率计的基本原理、计数器原理、时钟分频器原理等。
2. EDA工具使用：培养学生运用EDA工具进行电路设计与仿真的能力。
- 相关教材章节：第三章“EDA工具的使用”- 内容列举：EDA工具的基本操作、原理图绘制、电路仿真等。
3. 数字频率计电路设计：使学生掌握数字频率计的电路设计方法，包括计数器、时钟分频器等关键部分。
- 相关教材章节：第四章“数字电路设计”- 内容列举：计数器设计、时钟分频器设计、数字频率计整体电路设计等。
EDA课程设计——函数信号发生器
EDA课程设计——函数信号发生器实验报告学院（系）专业、班级学生姓名学号小组其他队员：指导教师（1）实验要求（2）总体设计思路（3）程序仿真（4）实验结果（5）心得体会一．实验要求（1）利用VHDL语言设计一个多功能信号发生器，可以产生正弦波，三角波，锯齿波和方波的数字信号。
（2）焊接一个D/A转换器，对输出的数字信号转换成模拟信号并在示波器上产生波形。
（3）在电路板上可以对波形进行选择输出。
（4）在电路板上可以对波形的频率与幅度进行调节。
二．总体设计思路信号发生器主要由分频，波形数据的产生，四选一多路选择，调幅和D/A转换五个部分组成。
总体框架图如下：（1）分频分频器是数字电路中最常用的电路之一，在FPGA的设计中也是使用效率非常高的基本设计。
实现的分频电路一般有两种方法：一是使用FPGA芯片内部提供的锁相环电路，如ALTERA提供的PLL（Phase Locked Loop），Xilinx提供的DLL（Delay Locked Loop）；二是使用硬件描述语言，如VHDL、Verilog HDL等。
本次我们使用VHDL进行分频器设计，将奇数分频，和偶数分频结合起来，可以实现50%占空比任意正整数的分频。
分频器原理图：在我们本次试验中的实现即为当按下按键时，频率自动减半。
如当输入为100MHZ，输出为50MHZ。
（2）信号的产生。
根据查找资料，我们最终确定了在QUARTUS中波形数据产生的方法，即利用地址信号发生器和LPM_ROM模块。
ROM 的地址信号发生器，有七位计数器担任。
LPM_ROM底层是FPGA 中的M4K等模块。
然后在VHDL顶层程序设计中将两部分调用从而实现信号的发生。
ROM中存放不同的初始化MIF文件（存放不同波形的数据）从而产生不同的波形。
信号产生模块：信号产生RTL图：此环节最重要的还有MIF文件的建立，经过查找资料，下载了MIFMAKER 2010软件，从而较为简单的产生了MIF文件。
eda频率计课程设计
eda频率计课程设计一、课程目标知识目标：1. 学生能够理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理。
2. 学生能够运用所学知识，分析并设计简单的频率计电路。
3. 学生能够了解频率计在实际应用中的重要性，如信号处理、通信等领域。
技能目标：1. 学生能够运用EDA工具进行电路设计和仿真，提高实际操作能力。
2. 学生能够通过小组合作，解决设计过程中遇到的问题，培养团队协作能力。
3. 学生能够运用所学知识，对频率计电路进行调试和优化，提高问题解决能力。
情感态度价值观目标：1. 学生对EDA技术和电子设计产生兴趣，培养科学探究精神。
2. 学生在学习过程中，养成积极思考、主动探究的良好学习习惯。
3. 学生通过课程学习，认识到科技创新对国家和社会发展的意义，增强社会责任感。
课程性质分析：本课程为电子技术相关课程，旨在让学生掌握EDA技术及其在频率计设计中的应用。
课程内容紧密结合实际，注重培养学生的动手能力和创新能力。
学生特点分析：学生为高中年级，已具备一定的电子技术基础，对新技术和新知识充满好奇，具备较强的学习能力和探究精神。
教学要求：1. 结合教材内容，注重理论与实践相结合，提高学生的实际操作能力。
2. 鼓励学生积极参与课堂讨论，培养学生的思考能力和表达能力。
3. 以项目为导向，注重过程评价，关注学生的学习成果和情感态度价值观的培养。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. EDA基本概念与工具使用- EDA技术的定义、作用及其发展- 常用EDA工具软件的介绍与安装- EDA工具的基本操作与使用方法2. 频率计设计原理- 频率计的基本工作原理- 常见频率计电路拓扑结构分析- 频率计的关键参数及其影响3. 频率计电路设计与仿真- 电路设计流程与方法- 使用EDA工具进行频率计电路设计- 电路仿真与分析4. 频率计电路制作与调试- 电路板设计规范与制作- 元器件选型与焊接- 电路调试与优化5. 频率计在实际应用中的案例分析- 频率计在信号处理、通信等领域的应用- 案例分析与讨论教学大纲安排：第一课时：介绍EDA基本概念与工具使用第二课时：讲解频率计设计原理第三课时：进行频率计电路设计与仿真第四课时：制作与调试频率计电路第五课时：分析频率计在实际应用中的案例教学内容与教材关联：本教学内容紧密结合教材中关于EDA技术、电子测量、电路设计与仿真等章节，确保内容的科学性和系统性。
eda课程设计dds发生器设计
eda课程设计dds发生器设计一、课程目标知识目标：1. 学生能够理解DDS（Direct Digital Synthesis）发生器的工作原理，掌握其基本组成和功能。
2. 学生能够运用EDA工具进行DDS发生器的电路设计与仿真，并了解其在实际应用中的限制和改进方法。
3. 学生能够掌握DDS发生器中相位累加器、正弦查找表等关键部分的原理和设计要点。
技能目标：1. 学生能够运用所学知识，独立完成DDS发生器的电路设计和仿真，提高解决实际工程问题的能力。
2. 学生能够通过小组合作，进行EDA工具的操作和电路调试，培养团队协作和沟通技巧。
情感态度价值观目标：1. 学生在学习过程中，培养对电子设计自动化（EDA）技术的兴趣，激发探索精神和创新意识。
2. 学生通过DDS发生器设计实践，认识到电子技术在社会发展中的重要作用，增强社会责任感和使命感。
3. 学生在团队合作中，学会尊重他人，提高自我管理和组织协调能力。
课程性质：本课程为电子技术实践课程，以DDS发生器设计为主题，结合EDA工具进行电路设计与仿真。
学生特点：学生具备一定的电子技术基础知识，对EDA工具有一定了解，具有较强的动手能力和学习兴趣。
教学要求：教师需注重理论与实践相结合，引导学生通过实际操作，掌握DDS 发生器的设计方法，培养解决实际问题的能力。
同时，关注学生的情感态度价值观培养，提高综合素质。
通过分解课程目标为具体学习成果，为后续教学设计和评估提供依据。
二、教学内容1. DDS发生器原理介绍：包括DDS发生器的基本工作原理、组成结构及其在信号发生领域的应用优势。
- 相关教材章节：第三章“数字信号发生器”第1节“DDS发生器概述”2. EDA工具使用：以Cadence、Protel等EDA软件为例，介绍DDS发生器设计的基本操作和仿真方法。
- 相关教材章节：第四章“电子设计自动化工具”第2节“电路设计与仿真”3. DDS发生器关键部分设计：- 相位累加器设计原理与实现- 正弦查找表设计与优化- DAC转换器与模拟滤波器设计- 相关教材章节：第三章“数字信号发生器”第2节“DDS发生器的关键部分设计”4. 实践操作与电路调试：指导学生进行DDS发生器电路设计、仿真及硬件测试。
EDA课程设计--数字频率计
EDA《数字频率计》课程设计报告专业：电子信息工程（自动化方向）班级：姓名：学号：指导教师：年月日目录一、EDA课程设计要求 -------------------------------- 2二、优点及用途------------------------------------- 3三、原理图、VHDL语言程序及仿真波形--------------------- 3四、总结 -------------------------------------------五、参考书 ------------------------------------------一EDA课程设计要求1)课程设计题：数字频率计2)任务及要求1、设计一个能测量方波信号的频率的频率计。
2、测量的频率范围是0 999999Hz。
3、结果用十进制数显示。
4、按要求写好设计报告（设计报告内容包括：引言，方案设计与论证，总体设计，各模块设计，调试与数据分析，总结）。
3)教学提示1、脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。
所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。
2、被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。
3、再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。
4、时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。
5f=N/T，改变时基信号的周期T，即可得到不同的测频范围。
5、当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。
6、改变量程时，小数点能自动移位。
4)设计报告要求1、说明设计作品的功能、特点、应用范围；2、方案对比，确定方案。
EDA课程设计报告__频率计
课程设计报告一、设计目的和要求1.课程设计目的（1）.熟悉CPLD的开发软件的基本使用。
（2）.理解频率计的测量原理。
（3）.掌握CPLD逻辑电路设计方法。
（4）.掌握虚拟数字频率计的软件设计。
2.课程设计的基本要求在CPLD中设计一个数字频率计电路，设计要求为：测量范围：1Hz～1MHz。
3.课程设计类型Vhdl程序设计二、仪器和设备1.电脑2.max+plus2软件三、设计过程1.设计内容和要求在CPLD中设计一个数字频率计电路，设计要求为：测量范围：1Hz～1MHz。
2.设计方法和开发步骤3.设计思路下图是8位十进制数字频率计的电路逻辑图，它由1个测频控制信号发生器TESTCTL、8个有时钟使能的十进制计数器的CNT10、1个32位锁存器REG32B组成。
常熟理工学院课程设计报告1）测频控制信号发射器的设计频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
这就要求TESTCTL的计数使能信号TSTEN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。
当TSTEN高电平时，允许计数；低电平时，停止计数，并保持其所计的数。
在停止计数期间，首先需要一个锁存信号LOAD 的上跳沿将计数器在前1秒钟的计数值锁存进32位锁存器REG32B 中，由外部的7段译码器译出并稳定显示，锁存信号之后必须有一清零信号CLR_CNT对计数器进行清零，为下一秒的计数操作作准备。
测频控制信号发生器是先建立一个由D触发器构成的二分频物理与电子工程学院EDA实验室器，再在每次时钟CLK上沿到来时其值翻转。
其中，控制信号时钟CLK的频率取1Hz，而信号TSTEN的脉宽恰好是1s，可以用做闸门信号。
此时，根据测频的时序要求，可得出信号LOAD和CLR_CNT的逻辑描述。
在计数完成后，即计数使能信号TSTEN在1s的高电平后，利用其反相值的上跳沿产生一个锁存信号LOAD,0.5秒后，CLR_CNT产生一个清零信号上跳沿。
广东工业大学硬件描述语言与EDA技术课程设计频率发生器
课程设计课程名称硬件描述语言与EDA技术题目名称硬件描述语言与EDA技术实践学生学院材料与能源专业班级 12微电子学(2)班学号 3112007374 学生姓名郑培柱指导教师陈先朝2015年6月22日广东工业大学课程设计任务书题目名称硬件描述语言与EDA技术实践学生学院材料与能源学院专业班级12微电子学(2)班姓名郑培柱学号3112007374一、课程设计的内容与要求1.系统功能分析，分模块层次化设计；2.实现系统功能的方案设计；3.编写各功能模块Verilog HDL语言程序；4.对各功能模块进行编译、综合、仿真和验证；5.顶层文件设计，可用Verilog HDL语言设计，也可以用原理图设计；6.整个系统进行编译、综合、仿真和验证；7.在CPLD/FPGA实验开发系统试验箱上进行硬件验证；8.按所布置的题目要求，每一位学生独立完成全过程。
二、课程设计应完成的工作1.所要求设计内容的全部工作；2.按设计指导书要求提交一份报告书；3.提交电子版的设计全部内容：工程目录文件夹中的全部内容，报告书三、课程设计进程安排四、应收集的资料及主要参考文献1.陈先朝，硬件描述语言与EDA技术实践指导书，2015年5月2.潘松等编著，EDA技术与Verilog HDL ，电子工业出版社，2013年；3.现代数字电子技术及Verilog设计，清华大学出版社，2014年；4.王金明等编著，EDA技术与Verilog HDL设计，电子工业出版社，2013年；5.刘靳等编著，Verilog程序设计与EDA ，西安电子科技大学出版社，2012年；6.刘福奇主编，Verilog HDL 应用程序设计实例精讲，电子工业出版社，2012年；7.周润景等主编，基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解，电子工业出版社，2010年。
发出任务书日期：2015年6月22日指导教师签名：计划完成日期：2015年6月26日基层教学单位责任人签章：主管院长签章：摘要Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
广工eda课程设计
课程设计课程名称硬件描述语言及EDA技术课程设计题目名称____________ 学生学院______________ 专业班级______学号______________________学生姓名______________________指导教师_____________________2017年6月口日目录设计内容及功能要求 (4)设计思路 (4)（1）：要求能控制烹调的开关4（2）：要求要显示烹调状态的进行及结束4（3）：要求设置固定的烹调时间，并显示烹调所剩时间4Verilog 源程序 (5)程序分析 (6)（1）：端口能义6（2）：加数器和减数数器的设计7（3）：数码管的显示8编译及配置 (9)硬件验证及现象观察 (10)遇到的问题及解决方法............................................. 错误!未定义书签。
（1）：..................................................................................................... 错误!未定义书签。
<2）：......................................................................................................... 错误!未定义书签。
（3）：....................................................................................................... 错误!未定义书签。
总结设计及体会................................................... 错误!未定义书签。
参考文献 .. (13)设计内容及功能要求简易微波炉：设计一个简易微波炉控制器，要求能控制烹调的开关，并显示烹调状态进行结束。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计课程名称硬件描述语言与EDA技术题目名称硬件描述语言与EDA技术实践学生学院材料与能源专业班级 12微电子学(2)班学号 3112007374 学生姓名郑培柱指导教师陈先朝2015年6月22日广东工业大学课程设计任务书题目名称硬件描述语言与EDA技术实践学生学院材料与能源学院专业班级12微电子学(2)班姓名郑培柱学号3112007374一、课程设计的内容与要求1.系统功能分析，分模块层次化设计；2.实现系统功能的方案设计；3.编写各功能模块Verilog HDL语言程序；4.对各功能模块进行编译、综合、仿真和验证；5.顶层文件设计，可用Verilog HDL语言设计，也可以用原理图设计；6.整个系统进行编译、综合、仿真和验证；7.在CPLD/FPGA实验开发系统试验箱上进行硬件验证；8.按所布置的题目要求，每一位学生独立完成全过程。
二、课程设计应完成的工作1.所要求设计内容的全部工作；2.按设计指导书要求提交一份报告书；3.提交电子版的设计全部内容：工程目录文件夹中的全部内容，报告书三、课程设计进程安排四、应收集的资料及主要参考文献1.陈先朝，硬件描述语言与EDA技术实践指导书，2015年5月2.潘松等编著，EDA技术与Verilog HDL ，电子工业出版社，2013年；3.现代数字电子技术及Verilog设计，清华大学出版社，2014年；4.王金明等编著，EDA技术与Verilog HDL设计，电子工业出版社，2013年；5.刘靳等编著，Verilog程序设计与EDA ，西安电子科技大学出版社，2012年；6.刘福奇主编，Verilog HDL 应用程序设计实例精讲，电子工业出版社，2012年；7.周润景等主编，基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解，电子工业出版社，2010年。
发出任务书日期：2015年6月22日指导教师签名：计划完成日期：2015年6月26日基层教学单位责任人签章：主管院长签章：摘要Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
Verilog HDL和VHDL 是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。
前者由Gateway Design Automation公司(该公司于1989年被Cadence公司购)开发。
两种HDL均为IEEE标准。
本课程设计以Verilog为基础设计一个多路彩灯控制器，能够在4种不同的彩灯花样之间进行循环变化，并可设置花型变化的节奏，且可进行复位。
关键词：Verilog，彩灯，控制，FPGA一、目的与任务- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- - 6二、设计原理及方案- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 6三、设计分析- - - - - - - - - - - - - - - - - - - -- - - -- - - - - -- - - -- - - - - - - - - - - - - -63.1 三频率输出模块3.2 三选一选择模块3.3 彩灯显示模块3.4 顶层文件设计- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -11四、管脚分配- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 14五、心得体会- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 15六、参考文献- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 15 附录- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -16一、目的与任务1.熟悉掌握EDA工具软件Quartus2的使用2.熟练用Verilog硬件描述语言描述数字电路3.学会使用Verilog进行大规模集成电路设计4.学会用CPLD/FPGA实践系统硬件验证电路设计的正确性5.初步掌握EDA技术并具备一定的可编程逻辑芯片的开发能力二、设计原理及方案原理：建立一个并行操作的流水灯模块，形成不同的彩灯花样，同时使用不同频率，实现不同频率的不同花样显示。
方案：总电路由一个三分频输出分频器模块，三选一选择模块，并行操作的流水灯模块。
三频率输出分频器模块把输入频率分成三个不同的频率输出，四选一选择不同的频率输出给彩灯显示，从而达到控制彩灯闪烁速度的快慢。
三、设计分析3.1三频率输出模块该模块是将高频时钟转换成低频时钟信号，CLK信号经分频器将50mHZ 进行1分频、3分频和6分频提供给三选一选择器。
按下复位键可使模块复位。
首先定义模块接口及变量如下：module fenpin(CLK，RSTn,CLK1, //1分频CLK2,//3分频CLK3 //6分频);input CLK;input RSTn;output CLK1,CLK2,CLK3;reg CLK2,CLK3;可见，分别定义了三个输出时钟信号，分别是1分频，3分频和6分频。
其中1分频比较简单：assign CLK1 = CLK;三分频代码如下：reg [3:0]a;/**************frequency dividing 3*******************/always @(posedge CLK or negedge RSTn)if( !RSTn )a <= 1'd0;else if (CLK&&a==3'd3)beginCLK2<=1'd1;a<=1'd0;endelsebeginCLK2<=1'd0;a<=a+1'd1;end定义了reg变量a,计算CLK脉冲，每一个CLK脉冲自加，达到3的时候输输出一个CLK2脉冲并清零a变量，重复上面过程。
这样便形成CLK时钟的三分频时钟CLK2。
六分频代码如下：reg [4:0]b;/*************frequency dividing 6*****************/always @(posedge CLK or negedge RSTn)if( !RSTn )b <= 1'd0;else if (CLK&&b==4'd6)beginCLK3<=1'd1;b<=1'd0;endelsebeginCLK3<=1'd0;b<=b+1'd1;end类似三分频代码，只是reg变量计数CLK脉冲数到6才输出CLK3脉冲并清零。
3.2 三选一选择模块该模块是选择输入的三个频率中的一个频率给彩灯显示系统，f_choice1、f_choice2、f_choice3分别选择对应CLK1、CLK2、CLK3输出频率按键，RESn复位按键实现对模块的复位。
首先定义三选一选择器的模块端口及变量，代码如下:module choice_3(f_choice1, f_choice2,f_choice3,RSTn, CLK1,CLK2,CLK3,CLK_OUT);input f_choice1,f_choice2,f_choice3;input RSTn,CLK1,CLK2,CLK3;output CLK_OUT;reg CLK_OUT;先定义一个reg变量c,根据按键操作赋值。
敏感信号为按键信号和复位信号。
reg [3:0] c;always @ (negedge f_choice1 or negedge f_choice2 or negedge f_choice3 or negedge RSTn)if( !RSTn )c <= 1'd0;else if(!f_choice1)c<=3'd0;else if(!f_choice2)c<=3'd1;else if(!f_choice3)c<=3'd2;最后根据reg变量c选择不同频率。
/***************************************/always @ (*)case (c)3'd0:CLK_OUT<=CLK1;3'd1:CLK_OUT<=CLK2;3'd2:CLK_OUT<=CLK3;default : CLK_OUT<=CLK1;这样，就完成了三选一频率选择器。
3.3 彩灯显示模块以上图为基础，设计并行操作的流水灯，每一功能模块在将定时间内，将输出拉高。
示意图如下：从上图我们可以看到，功能模块1在时间的第一个1/4拉高输出，功能模块2 在第二个1/4拉高输出，其余的模块也是以此类推。
所以在一个特定的时间段内，每一个功能模块所占的时间都是一样。
本设计采用六个LED资源。
led0_module.v先定义接口：module led0_module(CLK, RSTn, LED_Out);input CLK;input RSTn;output LED_Out;/*************************************/然后定义总的时间长度，总共分成15个时间段：parameter T100MS = 25'd15_000_000;/*************************************/利用Count1计算一个循环的时间：reg [25:0]Count1;always @ ( posedge CLK or negedge RSTn )if( !RSTn )Count1 <= 25'd0;else if( Count1 == T100MS )Count1 <= 25'd0;elseCount1 <= Count1 + 1'b1;/*************************************///在一个循环内的15个时间段中，让led0在特定时间段拉高输出：reg rLED_Out;always @ ( posedge CLK or negedge RSTn )if( !RSTn )rLED_Out <= 1'b0;else if( Count1 >= 25'd0 && Count1 < 25'd1_000_000 )rLED_Out <= 1'b1;else if( Count1 >= 25'd10_000_000 && Count1 < 25'd11_000_000 ) rLED_Out <= 1'b1;else if( Count1 >= 25'd14_000_000 && Count1 < 25'd15_000_000 ) rLED_Out <= 1'b1;elserLED_Out <= 1'b0;/***************************************/assign LED_Out = rLED_Out;/***************************************/endmodule类似的，led1_module.v、led2_module.v、led3_module.v、led4_module.v、led5_module.v内，让led1、led2、led3、led4、led5分别在特定的时间段拉高输出，其他时间段拉低输出。