《用中规模组合逻辑器件设计组合逻辑电路》的实验报告
采用中规模集成器件实现组合逻辑电路
采用中规模集成器件实现组合逻辑电路中规模集成器件的大量消失，使很多规律问题可直接选用相应的集成器件，既省去繁琐的设计，也可避开设计中带来的错误。
用器件设计电路给电路设计供应了便利，成为电路设计者的优先选择，主要表现在以下几个方面：1.精简设计电路所用的器件，简化结构；2.节约设计电路所用的时间，缩短设计周期；3.简化电路调试过程，缩短测试周期；4.便利电路维护，削减维护成本。
中规模集成器件，大多数是专用的功能器件。
用这些功能器件实现组合规律函数，基本采纳规律函数对比方法。
由于每一种组合电路的中规模集成器件都具有某种确定的规律功能，都可以写出其输出和输入关系的规律函数表达式。
可以将要实现的规律函数表达式进行变换，尽可能变换成与某些中规模集成器件的规律函数表达式类似的形式。
假如需要实现的规律函数表达式与某种中规模集成器件的规律函数表达式形式上完全全都，则使用这种器件最便利；假如需要实现的规律函数是某种中规模集成器件的规律函数表达式的一部分，例如变量数少，则只需对中规模集成器件的多余输入端作适当的处理（固定为1或固定为0），也可以很便利地实现需要的规律函数；假如需实现的规律函数的变量数比中规模集成器件的输入变量多，则可以通过扩展的方法来实现。
用中规模集成器件设计组合规律电路的方法为：（1）对规律问题进行描述分析给出规律问题，确定输入、输出变量；对变量进行赋值；由给出问题列出真值表；写出规律表达式。
（2）对表达式进行变换写出选定中规模集成器件规律表达式；将设计电路的规律表达式进行变换，其形式尽可能与器件的表达式全都；将两表达式进行比较，确定集成器件的输入与输出。
（3）画电路使用数据选择器实现单输出函数和使用译码器及附加规律门实现多输出函数是比较便利的；对某些规律函数，如规律函数输出为输入信号相加，则采纳全加器实现较为便利。
1、用具有n个地址输入端的数据选择器实现n变量规律函数一块具有n个地址端的数据选择器，具有对2n个数据选择的功能。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
组合逻辑电路的设计
按上图接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接电平显示输入插口，按真值表要求，逐次改变输入变量，测量相应的输出值。
经验证，所设计的逻辑电路符合要求。
六、实验结果及分析
测试结果如上
设计体会：纸面上的分析设计并不困难，难的是实际电路的连接。电路连接时，已经花费了大量的时间，但往往连接完并不能正常工作。
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
由上表可知Z = R’Y’G’+ R’YG + RY’G + RYG’+ RYG（1）
选定器件类型为小规模通用集成门电路。
将式（1）利用卡诺图化简后得
Z = R’Y’G’ + RY + RG + YG（2）
卡诺图
因实验要求全部用与非门组成这个逻辑电路，要把（2）式化为最简与非-与非表达式。将上式两次求反后得到
0
1
1
1
0
1
0
0
0
1
1
0
0
0
0
1
0
1
0
1
1
0
1
1
0
1Hale Waihona Puke 1001
1
1
0
1
0
1
1
1
1
1
1
1
1
1
由上表可知Y = ABC + BCD + ACD + ABD（1）
组合逻辑电路设计
组合逻辑电路的设计一、实验目的1.进一步掌握组合逻辑电路的分析方法，并用逻辑元件设计符合一定逻辑关系的电路。
2.学会测试使用中规模集成电路的组合逻辑电路的化简、变换等。
3.培养查手册能力。
二、仪器设备1.逻辑学习机（74LS00，74LS20，74LS04，74LS86）2.万用表三、实验内容（一）设计一个逻辑电路供三人（A、B、C）表决使用。
每人各有一个按钮，如果表示赞成，就按下此键，如果不赞成，就不按键。
表决结果用指示灯来表示。
如果多数赞成，则灯亮，否则灯不亮。
(1)根据题意列出真值表（2）根据真值表写出各输出逻辑表达式Y=ABCA+BC++CCABBA（3）化简逻辑表达式Y=AB+AC+BC=BC∙ACAB∙(4)画出逻辑图（5）验证逻辑功能（二）设计一个优先权排队电路，排队顺序是：A=“1”最优先级，B=“1”次优先级，C=“1”普通级Array要求：输出端最多只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。
(1)根据题意列出真值表（2）根据真值表写出各输出逻辑表达式X=ABCA=+++ABCABCCABY=B ABA=+=CBABCAZ=C BA=ABC(3)画出逻辑图(4) 验证逻辑功能(三)设计一个四输入端，三输出端比较电路，对两位二进制数进行比较。
根据是否是第一个数小于、等于、大于第二个数，使相对应的输出指示灯中的一个输出为“1”，输出接指示灯LED。
(1)（2）根据真值表写出各输出逻辑表达式BACAF+D1B++++=BCDACCDBDADBCBAACDACBA∙+=+=∙DDCDBBBCDAACDF⊕AC∙B=+2++=⊕DBABCDDAADCBCCABCDF∙ABC∙ADBA+++=3+B++=+=CADABDCBDABDCCBDCABDABDCADABCC(3)画出逻辑图(4)验证逻辑功能。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
组合逻辑电路的设计与测试
数字电子技术实验报告（大数据学院）实验名称：实验二：组合逻辑电路的设计与测试专业班级：学生姓名：学生学号：指导教师：实 验 地 点：实 验 日 期： 2019.12.7 实验组成员姓名：贵州理工学院实验报告实验项目名称 组合逻辑电路的设计与测试实验目的掌握组合逻辑电路的设计与测试方法实验原理 1、 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图2－1所示。
图2－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。
表1－1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1表2－2DA BC00 01 11 10 00 01 1 11 1 1 1 101由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD＝ABC ACD BCD ABC ⋅⋅⋅根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。
图2－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好集成块CC4012。
按图2－2接线，输入端A 、B 、C 、D 接至逻辑开关输出插口，输出端Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表2－1进行比较，验证所设计的逻辑电路是否符合要求。
组合逻辑电路分析与测试实验报告 - 副本
1.掌握组合逻辑电路的设计与测试方法。
2.掌握中规模集成数据选择器和二进制译码器的逻辑功能及使用方法。
3.掌握用二进制译码器实现组合逻辑函数的原理与步骤。
二、实验原理与内容
1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计
组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图
答：
（1）真值表：
A
B
C
Z
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
根据真值表，我们可以写出输出函数的与或表达式,即：
对上式进行化简，得：
将上式变换成与非表达式为:
故，根据输出逻辑表达式，我们可以画出逻辑图为：
3.用74LS138型二进制译码器实现组合逻辑函数
三、实验软硬件环境
根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。
2．三变量一致电路
设计一个“三变量不一致电路”，当输入的三个变量不相同时，电路输出为“1”，否则为“0”。要求全部用“与非”门实验，且输入仅给出原变量。
按照实验原理所述的设计步骤设计连线图，在实验箱适当选定一个14p插座和一个16p插座，按照集成块74LS20和74LS138，接好连线，按照自拟真值表要求测试电路逻辑功能，直至电路逻辑功能符合设计要求。
实验一 组合逻辑电路
东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。
其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。
2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。
注意，四输入不能有输入端悬空。
3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。
当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。
4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。
它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。
5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。
实验七组合逻辑电路设计
实验七组合逻辑电路设计一、实验目的1、把握用小规模集成电路设计组合逻辑电路的方式。
2、熟悉用中规模集成电路设计组合逻辑电路的方式。
二、实验原理组合逻辑电路在逻辑功能上的特点是：这种电路在任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原先的状态没有任何关系。
其电路结构大体上由逻辑门电路组成，只有从输入到输出的通路，没有从输出反馈到输入的回路，这种电路没有经历功能。
组合逻辑电路的设计确实是将实际的，有因果关系的问题用一个较合理、经济、靠得住的逻辑电路来实现。
组合逻辑电路设计的一样进程是（1）分析事件的因果关系，并用二值逻辑的0与1列出真值表。
（2）把真值表转换为对应的逻辑函数。
（3）依照电路的具体要求和器件的资源情形等因素选定器件的类型。
（4）将逻辑函数化简或变换成与所选用的器件类型相一致。
（5）依照化简或变换后的逻辑函数，画出逻辑电路图。
（6）依照逻辑电路图，用选定的器件实现具体的电路装置，并进行调试完成。
逻辑化简是组合逻辑电路设计的关键步骤之一。
但最简设计不必然是最正确的，一样情形在保证速度，稳固靠得住与逻辑关系清楚的前提下，应尽可能利用最少的器件，以降低本钱，减少体积。
组合逻辑电路设计进程一般是在理想情形下进行的，即假定一切器件均没延迟效应。
但事实上并非如此，信号通过任何器件都需要一个响应时刻。
而且由于制造工艺上的缘故，各器件的延迟时刻离散性专门大，因此依照理想情形设计的组合逻辑电路，在实际工作中输入信号转变时有可能产生不正常现象，这确实是通常所说的冒险现象。
组合逻辑电路的冒险现象是一个重要的实际问题。
当设计出一个组合逻辑电路后，第一应进行静态测试，即按真值表依次改变输入变量，测得相应的输出逻辑值，验证逻辑功能后，再进行动态测试，观看是不是存在冒险。
若是电路存在冒险现象，但不阻碍电路的正常工作，就不需要采取排除冒险的方法，若是阻碍电路的正常工作，就必需采取方法加以排除。
数字电子技术实验报告(学生版)
数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能。
2．学会用“与非”门构成其他常用门电路的方法。
3．掌握组合逻辑电路的分析方法与测试方法。
4．学习组合逻辑电路的设计方法并用实验来验证。
二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB2．用“与非”门（74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图，并根据集成片的引脚排列分配好各引脚。
3.画出用“异或”门和“与非”门组成的全加器电路。
（参照实验指导书P.75 图3-2-2）并根据集成片的引脚排列分配好各引脚。
4．设计一个电动机报警信号电路。
要求用“与非”门来构成逻辑电路。
设有三台电动机，A 、B 、C 。
今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。
实验前设计好电动机报警信号电路。
设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。
（写出化简后的逻辑式，画出逻辑图及引脚分配）三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。
逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。
将测试结果填入表 1-2。
判断测试是否正确。
图中A i 、B i 为加数，C i-1为来自低位的进位；S i 为本位和，C i 为向高位的进位信号。
表1-2根据设计好的3.电动机报警信号电路用74LS00集成片按图接线，并经实验验证。
将测试结果填入表1-3。
表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平？3．在全加器电路中，当A i=0，S i*=1，C i=1时C i-1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。
数电实验报告：实验2-组合逻辑电路138
GDOU-B-11-112广东海洋大学学生实验报告书（学生用表）实验名称课程名称课程号学院(系) 专业班级学生姓名学号实验地点实验日期实验2 组合逻辑电路——138芯片一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图6－1(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
表6－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
(a) (b)图6－1 3－8线译码器74LS138逻辑图及引脚排列表6－1件就成为一个数据分配器(又称多路分配器)，如图6－2所示。
若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
《用中规模组合逻辑器件设计组合逻辑电路》的实验报告
实验六 用中规模组合逻辑器件设计组合逻辑电路一、实验目的1. 学习中规模集成数据选择器的逻辑功能和使用方法。
2. 学习使用中规模集成芯片实现多功能组合逻辑电路的方法。
二、设计任务用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。
该电路具有两个控制端C1C0, 控制着电路的功能, 当C1C0＝00时, 电路实现对输入的两个信号的或的功能；当C1C0＝01时, 电路实现对输入的两个信号的与的功能；当C1C0＝10时, 电路实现对输入的两个信号的异或的功能；当C1C0＝11时, 电路实现对输入的两个信号的同或的功能。
三、设计过程（1）根据题意列出真值表如下所示, 再填入卡诺图中。
F 函数降维图（图中变量C 1C 0A 换成C 1C 0B 结果不变） （3）、减少Y 函数的输入变量, 将4变量减为3变量,通过降维来实现。
如上图所示。
这时, 数据选择器的输入端D0 ~ D7分别为:D 0=B, D 1=1, D 2 =0, D 3 =B, D 4 =B, D 5 =B ,D 6 =B , D 7 =B 6B 5B（4）、F 函数逻辑图如下图所示四、实验用仪器、仪表数字电路实验箱、万用表、74LS151.74LS00。
五、实验步骤1．检查导线及器件好坏。
2．按上图连接电路。
C1.C0、A.B分别接逻辑开关, 检查无误后接通电源。
3．按真值表逐项进行测试并检查是否正确, 如有故障设法排除。
实验数据如0 0 1 1下:C1C00 1 0 1A 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 1 1 1 0 0 0 1 0 1 1 0 1 0 0 1 实验证明, 实验数据与设计值完全一致。
设计正确。
六、设计和实验过程的收获与体会。
1.设计过程的收获与体会:①设计前要将真值表列出。
②用低维数据选择器实现高维逻辑函数时, 首先要降维, 将多出的变量作为记图变量。
实验六 组合逻辑电路的设计
电任务。
（二）提高部分
6．设计一计算机房的上机控制电路。此控制电路有X、 Y两个控制端，控制上午时的取值为01；控制下午时的取 值为11；控制晚上时的取值为10。A、B、C为需要上机 的三个学生，其上机的优先顺序为：上午为ABC，下午 为BCA，晚上为CAB。电路的输出F1、F2和F3为1时分
别表示A、B和C能上机。试用与非门实现该电路，要求
4．用双四选一数据选择器74LS153来实现三人表决电路。
5．工厂有三个车间，每个车间各需1KW电力，共有两 台发电机供电，一台是1KW，另一台是2KW。三个车 间经常不同时工作，有时只一个车间工作，也可能有 两个车间或者三个车间工作，为了节省资源，又保证 电力供应，请设计一个逻辑控制电路，能自动完成配
1. 用适当的门电路设计一个能对4路数据进行任意选 择的数据选择器。设4路数据分别为A1=1，A2=逻
辑开关，A3=1Hz脉冲信号，A4=点动脉冲。要求写
出设计全过程。 2. 用2输入异或门和与非门设计一个路灯控制电路。当总 开关闭合时，安装在三个不同地方的三个开关都能独立
地控制灯的亮或灭;当总电源开关断开时，路灯不亮。
数字电路与逻辑设计实验 实验六 组合逻辑电路的设计 杭州电子科技大学
国家级电工电子实验中心
一、实验目的
1.掌握用基本门电路进行组合电路设计的方法。
2.掌握用中规模集成电路设计组合电路的方法。
3.通过实验验证设计的正确性。
二、实验所用器件型号及管脚排列
VCC
14
4A
13
4B
12
4Y
11
3A
10
3B
74LS10 三3输入与非门
74LS20双4输入与非门
阶段性考核之一——组合逻辑电路设计实验
阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位二进制数相加的全加器电路实验目的本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。
其目的在于：1.使学生深入理解分立元件构成的组合逻辑电路设计过程；2.通过实验手段，使学生加深对典型集成中规模组合逻辑电路——译码器和数据选择器实现逻辑函数这一知识点的理解。
3.时初步锻炼学生的动手实践能力。
具体实验要求1.用分立元件设计完成该功能电路。
具体要求：（1）试用2输入与非门芯片实现该电路；【要求指明所需芯片型号、功能和具体数量】（2）试用最少个数的芯片实现该电路。
【要求指明所需芯片型号、功能和具体数量】（3）以上两方案只需用Multisim仿真软件仿真实现即可，无需到实验室进行实物搭接。
但在该实验报告中要求必须有完整的设计过程和仿真电路图。
2.用3线-8线译码器7LS138设计完成该功能电路。
【要求指明所需芯片型号、功能和具体数量】3.用双4选1数据选择器74LS153设计完成该功能电路。
【要求指明所需芯片型号、功能和具体数量】4.以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计算结果。
5.上述2、3两种方案的实现既要有Multisim仿真实验过程，又要求到实验室进行实物搭接。
在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。
6.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。
【收获、体会必须写！】设计过程一．用分立元件设计完成两个一位二进制数全加器方案一：用2输入与非门实现1．设计过程：根据输出函数中的异或关系，用四个与非门构成一个异或门。
再用异或门和与非门实现全加器的加和S与进位C（i）。
全加器逻辑表达式:与非-与非式⋅⋅CO⋅⋅=A⋅ACIA BBBBA真值表如下：0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 12．所用器件：74LS00N* 3 四2输入正与非门3．仿真实现过程：A．完成异或运算的4个与非门的连接；B．全选复制粘贴形成第二个“异或门”，连接两个“异或门”实现求和运算；C．放置第9个与非门；D．放置74LS48与数码管，将运算结果与74LS48输入端连接，74LS48输出端与数码管连接；E．正确放置3个单刀双掷开关，完成3个全加器输入端的连接；F．放置电源Vcc，分别与3个单刀双掷开关的一端连接，并与74LS48的全部使能端连接；G．放置数字地GND，分别与3个单刀双掷开关的另一端连接，并与74LS48的两个高位空输入端以及数码管公共端相连；H．进行电路仿真运算，正确显示运行结果。
采用中规模集成器件实现组合逻辑函数
采用4选1数据选择器的实现方法。
F
B
0 G0 Y
A
13
MUX Ⅴ
EN ST 0 1 2 3
D
A0 G 0 Y
C
A1 3 MUX Ⅰ
EN ST 0 1 2 3
A0 G 0 Y A1 3
MUX Ⅱ EN ST 0 1 2 3
A0 G 0 Y A1 3
MUX Ⅲ EN ST 0 1 2 3
A0 G 0 Y A1 3
２．例题讲解 例4-1 有一火灾报警系统，设有烟感、温感和紫外光感三 种不同类型的火灾探测器。为了防止误报警，只有当其中有两 种或两种类型以上的探测器发出火灾探测信号时，报警系统才 产生报警控制信号，试设计产生报警控制信号的电路。
解题指导
依题意：探测器的火灾探测信号应为电路的输入，令A、B、 C分别代表烟感、温感和紫外光感三种探测器的探测信号，“1” 表示有火灾探测信号， “0”表示没有火灾探测信号；
F D C DB C A B DA B C DA D A B D
第四步：两次求反，得到或非－或非表达式。
F DC DBC AB D ABC D A D AB D
例4-4 人类有O、A、B、AB４种基本血型，输血者与受 血者的血型必须符合图示原则。试用与非门设计一血型关系检 测电路，用以检测输血者与受血者之间的血型关系是否符合图 示关系，如果符合，输出为1，否则为0。
F ( A B)(A C)(B C) A B A C B C
(3) 若采用与或非器件，则变换 成与或非表达式。
F AB AC BC AB AC BC
A
&
B
&
&
C
F
&
实验五中规模组合逻辑电路的设计
实验五 中规模组合逻辑电路的设计一、实验目的（1） 熟悉中规模集成电路的使用（2） 掌握用中规模集成电路设计组合逻辑电路的方法 二、实验器材（1） 直流稳压电源、数字逻辑实验箱 （2） 74LS00、74LS20、74LS151、74LS138 三、实验内容1、 路灯控制电路试用数据选择器设计一个路灯控制电路，要求在四个不同的地方都能独立的开灯和关灯。
2、 一位全减器试用3—8译码器74SL151设计一位全减器。
四、实验步骤1、（1）根据题意可知，奇数个开关置1，灯亮，反之，灯灭。
用A 、B 、C 、D 表示四个A B C D F A B C D F 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0（2）由真值表画出F 的卡诺图，并求出在A 、B 、C 变量的各组取值下F 与D 的关系C\AB 0 D ⎺D D ⎺D 1⎺D D⎺D DF由图可得：F=(ABC)m (D,⎺D, ⎺D,D,⎺D,D,D,⎺D)T（3） 由F 的逻辑表达式,选择逻辑器件，画出电路图(4) 按照电路图，连接实验器件，测试、检验电路功能 00 1 1011 1 11 1 1 10 1 12、（1）列真值表。
全减器有三个输入变量：被减数A n、减数B n、低位向本位的借位C n；有两个输出变量：本位差D n、本位向高位的借位C n+1。
根据二进制数的减法运算规律列出真值表。
A nB n CnC n+1D n0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 1 01 0 0 0 11 0 1 0 01 1 0 0 01 1 1 1 1(2)由真值表可以写出C n+1和D n的表达式C n+1=m1+m2+m3+m7=⎺Y1⋅⎺Y2⋅⎺Y3⋅⎺Y7D n=m1+m2+m4+m7=⎺Y1⋅⎺Y2⋅⎺Y4⋅⎺Y7(3)根据表达式，选择芯片，画出逻辑电路图：(4)按照电路图，连接实验器件，测试功能五、思考题总结试用中规模组合逻辑器件设计逻辑电路的一般方法。
电子科技大学_数字逻辑综合实验_4个实验报告_doc版
电子科技大学计算机学院标准实验报告（实验）课程名称数字逻辑综合实验xxx20160xxxxxxxxx电子科技大学教务处制表电子科技大学实验报告 1学生姓名：xxx 学号：指导教师：吉家成米源王华一、实验项目名称：中小规模组合逻辑设计二、实验目的：1．掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2．掌握常有逻辑门电路的引脚排列及其使用方法。
3．采用中小规模逻辑门进行组合逻辑设计，掌握组合逻辑的设计方法。
三、实验内容：1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。
测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A<B，输出三个比较结果，输出采用低电平有效。
3．分别用小规模和中规模逻辑器件设计3输入多数表决器：设输入为A、B、C，当三个输入有两个或两个以上同意时，输出结果为同意，输入、输出的同意均为高电平有效。
四、实验原理：1．一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示，74LS04（非门、反相器）的逻辑符号和引脚排列如下图所示。
图1 74LS04的逻辑符号和引脚排列2．74LS32（或门）的逻辑符号、引脚排列如下图所示。
图2 74LS32的逻辑符号和引脚排列输入输出YA BL L LL H HH L HH H H3．74LS00输入输出YA BL L HL H HH L HH H L图3 74LS00逻辑符号和引脚排列4．一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示，74HC86（异或门）的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能输入输出YA BL L LL H HH L HH H L图4 74HC86逻辑符号和引脚排列5．74HC153芯片上有两个4选1数据选择器。
组合逻辑电路实验报告
组合逻辑电路实验报告组合逻辑电路的设计组合逻辑电路的设计与分析过程相反，其步骤大致如下：（1）根据对电路逻辑功能的要求，列出真值表；（2）由真值表写出逻辑表达式；（3）简化和变换逻辑表达式，从而画出逻辑图。
组合逻辑电路的设计，通常以电路简单，所用器件最少为目标。
在前面所介绍的用代数法和卡诺图法来化简逻辑函数，就是为了获得最简的形式，以便能用最少的门电路来组成逻辑电路。
但是，由于在设计中普遍采用中、小规模集成电路（一片包括数个门至数十个门）产品，因此应根据具体情况，尽可能减少所用的器件数目和种类，这样可以使组装好的电路结构紧凑，达到工作可靠而且经济的目的。
下面举例说明设计组合逻辑电路的方法和步骤。
例1：试用2输入与非门和反相器设计一个３输入（I0、I1、I2）、３输出（L0、L1、L2）的信号排队电路。
它的功能是：当输入I0为１时，无论I1和I2为１还是０，输出L0为１，L1和L2为１；当I0为０且I1为１，无论I2为１还是０，输出L1为１,其余两个输出为０；当I2为１且另外两个均为０时，输出L2为１，其余两个输出为０。
如I0、I1、I2均为０，则L0、L1、L2也均为０。
解：（1）根据题意列出真值表如下：（2）根据真值表写出各输出逻辑表达式：（3）根据要求将上式变换为与非形式：由此可画出逻辑图，如下图所示。
该逻辑电路可用一片内含四个２输人端的与非门（图中蓝灰色部分）（比如74LS00）和另一片内含六个反相器（74LS04）的集成电路组成。
原逻辑表达式虽然是最简形式，但它需一片反相器和一片３输入端的与门才能实现（见下图），器件数和种类都不能节省，而且三输入端的与门器件不如二输入端的与非门常见。
由此可见，最简的逻辑表达式用一定规格的集成器件实现时,其电路结构不一定是最简单和最经济的。
设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与理论分析的不同之处。
例2 试设计一可逆的４位码变换器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六 用中规模组合逻辑器件设计组合逻辑电路
一、实验目的
1．学习中规模集成数据选择器的逻辑功能和使用方法。
2．学习使用中规模集成芯片实现多功能组合逻辑电路的方法。
二、设计任务
用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。
该电路具有两个控制端C 1C 0，控制着电路的功能，当C 1C 0＝00时，电路实现对输入的两个信号的或的功能；当C 1C 0＝01时，电路实现对输入的两个信号的与的功能；当C 1C 0＝10时，电路实现对输入的两个信号的异或的功能；当C 1C 0＝11时，电路实现对输入的两个信号的同或的功能。
三、设计过程
（1）根据题意列出真值表如下所示，再填入卡诺图中。
（2）、建立Y （C 1、C 0、A 、B ）的卡诺图及降维图，如图所示。
F 函数降维图（图中变量C 1C 0A 换成C 1C 0B 结果不变）
（3）、减少Y 函数的输入变量，将4变量减为3变量，通过降维来实现。
如上图所示。
这时，数据选择器的输入端D 0 ~ D 7分别为：
D 0=B, D 1=1, D 2 =0, D 3 =B, D 4 =B, D 5 =B , D 6 =B , D 7 =B 6B 5B （4）、F 函数逻辑图如下图所示
四、实验用仪器、仪表
数字电路实验箱、万用表、74LS151、74LS00。
五、实验步骤
1．检查导线及器件好坏。
2．按上图连接电路。
C
1、C
、A、B分别接逻辑开关，检查无误后接通电源。
3．按真值表逐项进行测试并检查是否正确，如有故障设法排除。
4．结果无误后记录数据后拆线并整理实验设备。
实验数据如下：
实验证明，实验数据与设计值完全一致。
设计正确。
六、设计和实验过程的收获与体会。
1、设计过程的收获与体会：
①设计前要将真值表列出。
②用低维数据选择器实现高维逻辑函数时，首先要降维，将多出的变量作为记图变量。
当需要降维处理时，将谁作为记图变量是任意的，但结果是不同的。
因此要进行降维时，要确定哪几个变量作为数据选择器的地址输入变量。
③可用Electronics Workbench进行仿真。
以验证设计正确与否。
2、实验过程的收获与体会：
①74LS151的第七脚必须接低电平；
②出现故障时，首先检查地址输入端的电平，看其状态是否与相接的逻辑电平开关相同。
如不相符，则可能存在断路现象。
如相同，则检查其输出是否与相应数据端输入相同，如相同，可能存在设计错误，如不同，则可能器件已损坏。
③实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。
1、用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。
该电路具有
两个控制端C 1C 0，控制着电路的功能，当C 1C 0＝00时，电路实现对输入的两个信号的或的功能；当C 1C 0＝01时，电路实现对输入的两个信号的与的功能；当C 1C 0＝10时，电路实现对输入的两个信号的异或的功能；当C 1C 0＝11时，电路实现对输入的两个信号的同或的功能。
) ()()()(01010101B A C C B A C C B A C C B A C C Y +⊕+∙++=
B
A C C
B A
C C B A C C B A C C AB C C A A B C C A C C Y )(01010101010101+++++++=
B A
C C B A C C B A C C B A C C AB C C B A C C AB C C A C C Y 0101010101010101+++++++=
B
A C C
B A
C C B A C C B A C C AB C C B A C C B A C C Y )1(01010101010101+++++++=
设A 2=C 1 A 1=C 0 A 0=A ⊙
B m B m B m B m B m 0m 1m B m 76543210∙+∙+∙+∙+∙+∙+∙+∙=Y
1 21657430========D D B D D B D D D D
用138器件： Y=
1C 0
C (A+B)+1C C 0 (AB)+ C 10C (AB)+ C 1C 0 (AB)
设D=C 1 C=C 0 B=A A=A
1512 1097321m m m m m m m m +++++++=Y
15
12 10973 21m m m m m m m m ∙∙∙∙∙∙∙=
( C 1=2S (1)=3S (1) = S 1 (2)
（实验用74LS138一块、74LS20一块、74LS00一块）
2、 用3—8译码器74LS138设计一个三位二进制码与循环码的可逆转换电路。
K 为控制变量。
（1）根据题意列出真值表如下所示：
22A Q =
)
m m m (m )m m m (m 543254321+++++++=K K Q
5
4 325432m m m m )m m m (m ∙∙∙=+++=
)
m m m m ()m m m m (742165210+++++++=K K Q 7
4 216
5 21m m m m m m m m ∙∙∙∙+∙∙∙∙=K K
7
4 216
5 21m m m m m m m m ∙∙∙∙∙∙∙∙∙=K K （实验用74LS138一块、74LS20二块、
74LS00一块 共四块） 或
74 6521m m m m )m (m ∙+∙∙++=K K
)m (m )m (m )m (m 746521+++++=K K
7
465 21m m m m K m m ∙∙∙∙∙∙∙=K （实验用74LS138一块、74LS20一块、74LS00二块
共四块）
3、 用3—8译码器74LS138设计一个二进制全加/全减两用电路。
K 为控制变量。
（1）根据题意列出真值表如下所示：
S n ＝K (m 1 + m 2 + m 4 + m 7 )+K (m 1 + m 2 + m 4 + m 7 ) = m 1 + m 2 + m 4 + m 7=74 21m m m m ∙∙∙
C n ＝K (m 3 + m 5 + m 6 + m 7 )+ K (m 1 + m 2 + m 3 + m 7 )
＝7
3 2176 53m m m m m m m m ∙∙∙∙∙∙∙∙∙K K
( m 3 + m 7)+ K
( m 5 + m 6)+ K (m 1 + m 2 )＝ ( m 3 + m 7)+
K
65m m ∙+
K
21
m m ∙=2
165
73m m m m K m m ∙∙∙∙∙K
（实验用74LS138一块、74LS20一块、74LS00二块 共四块）。