第五章-片内外设-异步串行口PPT课件
合集下载
异步串行通信接口课件
找起始位。
异步串行通信接口
6
USART增强功能
• LIN模式 • USART同步模式 • USART单线半双工通信 • USART的智能卡功能 • USART的IrDA模式 • USART的DMA通信
异步串行通信接口
7
USART的硬件流控制
异步串行通信接口
8
USART的中断请求
异步串行通信接口
//USART的状态寄存器 //USART的数据寄存器
//USART的波特率寄存器 // USART控制寄存器1 // USART控制寄存器2 // USART控制寄存器3 //USART的预警时间和预分频寄存器
异步串行通信接口
10
USART的编程方法
• 库函数: – USART_DeInit函数 – USART_Init函数 – USART_StrucInit函数 – USART_Cmd函数 – USART_ITConfig函数 – USART_DMACmd函数 – USART_SetAddress函数 – USART_WakeUpConfig函数 – USART_ReceiverWakeUpCmd函数 – USART_LINBreakDetectionConfig函数 – USART_LINCmd函数 – USART_SendData函数
异步串行通信接口
12
CAN结构
• STM32的bxCAN的主要特点
异步串行通信接口
13
CAN模式
• STM32的bxCAN具有7种模式:
– 初始化模式 – 正常模式 – 睡眠模式 – 测试模式 – 静默模式 – 环回模式 – 环回静默模式
异步串行通信接口
14
CAN寄存器结构
typedef struct
异步串行通信接口
6
USART增强功能
• LIN模式 • USART同步模式 • USART单线半双工通信 • USART的智能卡功能 • USART的IrDA模式 • USART的DMA通信
异步串行通信接口
7
USART的硬件流控制
异步串行通信接口
8
USART的中断请求
异步串行通信接口
//USART的状态寄存器 //USART的数据寄存器
//USART的波特率寄存器 // USART控制寄存器1 // USART控制寄存器2 // USART控制寄存器3 //USART的预警时间和预分频寄存器
异步串行通信接口
10
USART的编程方法
• 库函数: – USART_DeInit函数 – USART_Init函数 – USART_StrucInit函数 – USART_Cmd函数 – USART_ITConfig函数 – USART_DMACmd函数 – USART_SetAddress函数 – USART_WakeUpConfig函数 – USART_ReceiverWakeUpCmd函数 – USART_LINBreakDetectionConfig函数 – USART_LINCmd函数 – USART_SendData函数
异步串行通信接口
12
CAN结构
• STM32的bxCAN的主要特点
异步串行通信接口
13
CAN模式
• STM32的bxCAN具有7种模式:
– 初始化模式 – 正常模式 – 睡眠模式 – 测试模式 – 静默模式 – 环回模式 – 环回静默模式
异步串行通信接口
14
CAN寄存器结构
typedef struct
DSP芯片的基本结构和特征ppt课件
芯片内部的特殊结构紧密相关的
• 学习DSP芯片的结构和特征,对于深入理解
DSP芯片的操作过程,掌握DSP芯片的开发 和应用技术具有很重要的意义
二、基本结构
程序 存储器
程序地址 发生单元
数据 存储器
外部存储器 接口
数据总线
程序总线
数据地址 发生单元
指令缓存
DMA 处理器
定时器
时钟单元
等待状态 发生器
DSP芯片的基本结构和特征
1. 引言 2. 基本结构 3. 中央处理单元CPU 4. 总线结构和流水线 5. 片内存储器 6. 片内外设
7. TI定点DSP芯片 8. TI浮点DSP芯片 9. 其他DSP芯片简介 10.小结 11.习题与思考题
一、引 言
• 在DSP芯片操作中,许多特殊功能是与DSP
C20x
(ns) (字) (字) (字) 串口 串口
C203
25/35/50
-
544
-
1
1
C204
25/35/50
4K
544
-
1
1
C205
25/35/50
-
4.5K
-
1
1
F206
25/35/50
-
4.5K
32 K
1
1
F207
25/35/50
-
4.5K
32 K
2
1
C209
35/50
4K
4.5K
-
-
-
七、TI定点DSP芯片
三、CPU
3.4 乘累加单元
CB15-CB0 DB15-DB0 PB15-PB0
40 累加器A
• 学习DSP芯片的结构和特征,对于深入理解
DSP芯片的操作过程,掌握DSP芯片的开发 和应用技术具有很重要的意义
二、基本结构
程序 存储器
程序地址 发生单元
数据 存储器
外部存储器 接口
数据总线
程序总线
数据地址 发生单元
指令缓存
DMA 处理器
定时器
时钟单元
等待状态 发生器
DSP芯片的基本结构和特征
1. 引言 2. 基本结构 3. 中央处理单元CPU 4. 总线结构和流水线 5. 片内存储器 6. 片内外设
7. TI定点DSP芯片 8. TI浮点DSP芯片 9. 其他DSP芯片简介 10.小结 11.习题与思考题
一、引 言
• 在DSP芯片操作中,许多特殊功能是与DSP
C20x
(ns) (字) (字) (字) 串口 串口
C203
25/35/50
-
544
-
1
1
C204
25/35/50
4K
544
-
1
1
C205
25/35/50
-
4.5K
-
1
1
F206
25/35/50
-
4.5K
32 K
1
1
F207
25/35/50
-
4.5K
32 K
2
1
C209
35/50
4K
4.5K
-
-
-
七、TI定点DSP芯片
三、CPU
3.4 乘累加单元
CB15-CB0 DB15-DB0 PB15-PB0
40 累加器A
51单片机_片内外设汇总
锁存器
写锁存器
读引脚 返回
片内外设
1.3 P2口
特点: “通用数据I/O端口”和“高八位地址总线”端 口
读锁存器
地址/数据 1/0
控制
Vcc
内部上拉电阻
内部总线
D CL
Q /Q MUX
(地址/数据=0)
锁存器 写锁存器
P2.x 引脚
读引脚
返回上一次
片内外设
与P0口一样,P2口在系统使用外部存储器时,做高八位的 地址总线。 应当注意的是:仅使用外部数据存储器时,P2口分两种情 况: 1)仅仅使用256B的外部RAM时,即使用movx a,@r0指令 访问外部RAM,此时用8位的寄存器R0或R1作间址寄存器, 这时P2口无用,所以在这种情况下,P2口仍然可以做通用 I/O端口。 2)如果访问外部ROM或使用大于256BRAM时,P2口必须 作为外存储器的高八位地址总线。 如:movx a,@dptr ;访问外部数据存储器 movc a,@a+dptr ;访问外部程序存储器 这里使用了16位的寄存器DPTR
片内外设
1. 5 并行端口在使用时应注意的几个问题
“拉电流”还是“灌电流”----与大电流负载的连 接 (我们以美国ATMEL公司生产的AT89C51为例) 1, 使用灌电流的方式与电流较大的负载直接 连接时, 端口可以吸收约20mA的电流而保证端 口电平不高于0.45V(见右上图)。
2,采用拉电流方式连接负载时,AT89C51所 能提供“拉电流”仅仅为80μA,否则输出的 高电平会急剧下降.如果我们采用右下图的方式, 向端口输出一个高电平去点亮LED,会发现,端 口输出的电平不是“1”而是“0”! 当然,不是所有的单片机都是这样,PIC单 片机就可以提供30mA的拉电流和灌电流。单对 于大多数IC电路,最好还是使用“灌电流”去 推动负载。
TMS320C55X dsp原理及应用 汪春梅第5章
PLL_config(&Config_PLL);
也可以通过函数设置PLL频率: PLL_setFreq (6, 1); 通过PLL_setFreq函数可以复位PLL锁相环,并改变倍频和分频数从而 得到所需的频率
CSL库中PLL_Config锁相环配置结构体声明如下:
CSL库中PLL_Config锁相环配置结构体
锁定模式(LOCK)
CLKOUT输出
频率由系统寄存器(SYSR)中的CLKDIV确定:
CLKDIV=000b, CLKOUT的频率等于CPU时钟的频率 CLKDIV=001b, CLKOUT的频率等于时钟的频率的1/2 CLKDIV=010b, CLKOUT的频率等于时钟的频率的1/3 CLKDIV=011b, CLKOUT的频率等于时钟的频率的1/4 CLKDIV=100b, CLKOUT的频率等于时钟的频率的1/5 CLKDIV=101b, CLKOUT的频率等于时钟的频率的1/6 CLKDIV=110b, CLKOUT的频率等于时钟的频率的1/7 CLKDIV=111b, CLKOUT的频率等于时钟的频率的1/8
计数器:对由TIN/TOUT引脚输入的脉冲信号 进行计数。
(2)如何利用片级支持库对通用定时器进行编程?
(2)如何利用片级支持库对通用定时器进行编程?
图 5-1
定时器CSL 库中的配置结构体声明与用户初始化实例
(2)如何利用片级支持库对通用定时器进行编程?
图 5-2
定时器CSL 库中的配置函数声明与调用示例
三、定时器的使用方法
2、 DSP复位时通用定时器状态
(1) 停止计时(TSS=1); (2)PSC =0; (3) TIM=FFFFh; (4) ARB=0; (5) TIN/TOUT为高阻抗状态; (6) 内部时钟源(FUNC=00b)。
也可以通过函数设置PLL频率: PLL_setFreq (6, 1); 通过PLL_setFreq函数可以复位PLL锁相环,并改变倍频和分频数从而 得到所需的频率
CSL库中PLL_Config锁相环配置结构体声明如下:
CSL库中PLL_Config锁相环配置结构体
锁定模式(LOCK)
CLKOUT输出
频率由系统寄存器(SYSR)中的CLKDIV确定:
CLKDIV=000b, CLKOUT的频率等于CPU时钟的频率 CLKDIV=001b, CLKOUT的频率等于时钟的频率的1/2 CLKDIV=010b, CLKOUT的频率等于时钟的频率的1/3 CLKDIV=011b, CLKOUT的频率等于时钟的频率的1/4 CLKDIV=100b, CLKOUT的频率等于时钟的频率的1/5 CLKDIV=101b, CLKOUT的频率等于时钟的频率的1/6 CLKDIV=110b, CLKOUT的频率等于时钟的频率的1/7 CLKDIV=111b, CLKOUT的频率等于时钟的频率的1/8
计数器:对由TIN/TOUT引脚输入的脉冲信号 进行计数。
(2)如何利用片级支持库对通用定时器进行编程?
(2)如何利用片级支持库对通用定时器进行编程?
图 5-1
定时器CSL 库中的配置结构体声明与用户初始化实例
(2)如何利用片级支持库对通用定时器进行编程?
图 5-2
定时器CSL 库中的配置函数声明与调用示例
三、定时器的使用方法
2、 DSP复位时通用定时器状态
(1) 停止计时(TSS=1); (2)PSC =0; (3) TIM=FFFFh; (4) ARB=0; (5) TIN/TOUT为高阻抗状态; (6) 内部时钟源(FUNC=00b)。
DSP原理与应用2011-第五章 TMS320F28335片内外设_ad转换SCI
教学目标:
掌握TMS320F28335内核结构,例如A/D转换、串行通信接口、 串行 外设接口。
重点:
TMS320F28335内部A/DC的正确使用,串行通信接口应用。
难点:
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1:TMS320F28335内模拟/数字转换 §5.2 :TMS320F28335系列串行通信接口SCI和Modbus协议介绍
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器(序)
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分,包括顺序采样和同步采样 1) 顺序采样模式(Sequential Sampling Mode)
DSP原理与应用
2012年9月3日
10
2) 同步采样模式(Simultaneous Sampling Mode)
DSP原理与应用
2012年9月3日
11
根据转换模式划分,包括: 级联模式转换和和双序列模式转换 1) 级联模式转换
DSP原理与应用
2012年9月3日
12
2) 双序列模式转换
DSP原理与应用
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).
掌握TMS320F28335内核结构,例如A/D转换、串行通信接口、 串行 外设接口。
重点:
TMS320F28335内部A/DC的正确使用,串行通信接口应用。
难点:
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1:TMS320F28335内模拟/数字转换 §5.2 :TMS320F28335系列串行通信接口SCI和Modbus协议介绍
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器(序)
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分,包括顺序采样和同步采样 1) 顺序采样模式(Sequential Sampling Mode)
DSP原理与应用
2012年9月3日
10
2) 同步采样模式(Simultaneous Sampling Mode)
DSP原理与应用
2012年9月3日
11
根据转换模式划分,包括: 级联模式转换和和双序列模式转换 1) 级联模式转换
DSP原理与应用
2012年9月3日
12
2) 双序列模式转换
DSP原理与应用
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).
串行口通信讲解ppt课件
计数速率为fosc/12,当C/=1时,计数速率为外部输入时钟频率。
MCS-51串行口的波特率
方式1和方式3
实际上,当定时器T1做波特率发生器使用时,通常是工作在模式2 下,即作为一个自动重装载的8位定时器,此时TL1作计数用,自动
。
重装载的值在TH1内。设计数的预置值(初始值)为X,那么每过 256-X个机器周期,定时器溢出一次。为了避免溢出而产生不必要的 中断,此时应禁止T1中断。溢出周期为12×(256-X)/fosc.溢出率 为溢出周期的倒数。
。 2) 乙机接收
编程使乙机接收甲机发送过来的数据块,并存入片内50H~6FH单 元。接收过程要求判断RB8,若出错置F0标志为1,正确则置F0标志 为0,然后返回。
在进行双机通信时,两机应采用相同的工作方式和波特率。
RS-232C串行通信总线标准及其 接口
RS-232C的电气标准采用负逻辑,即: 逻辑“0”:+5V~+15V 逻辑“1”:-5V~-15V 因此,RS-232C不能和TTL电平直接相连,否则将使TTL电路烧坏, 实际应用时必须注意。RS-232C和TTL电平之间必须进行电平转换,常用 的电平转换集成电路MAX232。
接收时,REN置1,允许接收,串行口采样RXD,当采样由1到 0跳变时,确认是起始位“0”,开始接收一帧数据。当RI=0,且 停止位为1或SM2=0时,停止位进入RB8位,同时置中断标志RI; 否则信息将丢失。所以,采用方式1接收时,应先用软件清除RI 或SM2标志。
MCS-51为波特率。 波特率为每秒钟传送二进制数码的位数,也叫比特数, 单位为b/s,即位/秒。波特率用于表征数据传输的速度, 波特率越高,数据传输速度越快。通常,异步通信的波 特率为50~9600b/s。
51单片机-串行口ppt课件
为发送时CPU是主动的,不会产生重叠错误。
最新课件
21
8.2.2 80C51串行口的控制寄存器
SCON 是一个特殊功能寄存器,用以设定串行口的工 作方式、接收/发送控制以及设置状态标志:
SM0和SM1为工作方式选择位,可选择四种工作方式:
最新课件
22
●SM2,多机通信控制位,主要用于方式2和方式3。 当接收机的SM2=1时可以利用收到的RB8来控制是否 激活RI(RB8=0时不激活RI,收到的信息丢弃; RB8=1时收到的数据进入SBUF,并激活RI,进而在 中断服务中将数据从SBUF读走)。当SM2=0时,不 论收到的RB8为0和1,均可以使收到的数据进入 SBUF,并激活RI(即此时RB8不具有控制RI激活的 功能)。通过控制SM2,可以实现多机通信。
起 空始 闲位
一个字符帧 数据位
校停 验止 位位
空 下一字符 闲 起始位
LSB
MSB
异步通信的特点:不要求收发双方时钟的
严格一致,实现容易,设备开销较小,但 每个字符要附加2~3位用于起止位,各帧 之间还有间隔,因此传输效率不高。
最新课件
9
2、同步通信
同步通信时要建立发送方时钟对接收方时钟的直接控制, 使双方达到完全同步。此时,传输数据的位之间的距离均 为“位间隔”的整数倍,同时传送的字符间不留间隙,即 保持位同步关系,也保持字符同步关系。发送方对接收方 的同步可以通过两种方法实现。
波特率=2SMOD/32×T1的溢出率 = 2SMOD × fosc/[ 32 × 12×(2K-初值)]
最新课件
19
回目录 上页 下页
3、传输距离与传输速率的关系
串行接口或终端直接传送串行信息位流的
第5章AT89S51单片机的中断系统PPT课件
IE0:外部中断0请求源(P3.2)标志。 IE0=1外部中断0向 CPU请求中断,当CPU响应外部中断
时, 由硬件清“0”IE0 (边沿触发方式)。
IT0:外部中断0触发方式控制位,其意义和功能与IT1类似。
7
2.串行口中断 SCON为串行口控制寄存器,字节地址为98H。SCON的低二位 锁存串行口的接收中断和发送中断标志,其格式如下:
1 0
1
0
0
图5-2 AT89S51中断系统示意图
高 级 中 断
低 级 中 断
5
1.定时器/计数器中断锁存寄存器TCON TCON为定时器/计数器T0、T1的控制寄存器,同时也锁存T0、T1的 溢出中断源和外部请求中断源等,与中断源有关的位如下:
TCON D 7 位 地 址T F 1
8FH
D 6
D 5 T F 0 8DH
1 0
1 TI
中断标志位 TCON
外部 中断0 ( IE0)
定时 器0
( TF0)
外部 中断1 ( IE1)
定时 器1
( TF1)
TX
串 TI
行
+
RX
口 RI
SCON
中断允许寄存器 IE
中断优先寄存器 IP
PX0 EX0
PT0 ET0
PX1 EX1
PT1 ET1
PS
ES
EA
源允许 总允许
1
0
1
0
1
1 0
9
3.中断允许控制 AT89S51中断允许和禁止由寄存器控制。中断允许寄存器(
IE)的字节地址为A8H,其格式如下:
位地址 AFH AEH 符 号 EA --
ADH ACH ABH AAH A9H A8H ET2 ES ET1 EX1 ET0 EX0
时, 由硬件清“0”IE0 (边沿触发方式)。
IT0:外部中断0触发方式控制位,其意义和功能与IT1类似。
7
2.串行口中断 SCON为串行口控制寄存器,字节地址为98H。SCON的低二位 锁存串行口的接收中断和发送中断标志,其格式如下:
1 0
1
0
0
图5-2 AT89S51中断系统示意图
高 级 中 断
低 级 中 断
5
1.定时器/计数器中断锁存寄存器TCON TCON为定时器/计数器T0、T1的控制寄存器,同时也锁存T0、T1的 溢出中断源和外部请求中断源等,与中断源有关的位如下:
TCON D 7 位 地 址T F 1
8FH
D 6
D 5 T F 0 8DH
1 0
1 TI
中断标志位 TCON
外部 中断0 ( IE0)
定时 器0
( TF0)
外部 中断1 ( IE1)
定时 器1
( TF1)
TX
串 TI
行
+
RX
口 RI
SCON
中断允许寄存器 IE
中断优先寄存器 IP
PX0 EX0
PT0 ET0
PX1 EX1
PT1 ET1
PS
ES
EA
源允许 总允许
1
0
1
0
1
1 0
9
3.中断允许控制 AT89S51中断允许和禁止由寄存器控制。中断允许寄存器(
IE)的字节地址为A8H,其格式如下:
位地址 AFH AEH 符 号 EA --
ADH ACH ABH AAH A9H A8H ET2 ES ET1 EX1 ET0 EX0
(单片机完整课件PPT)第五章
⑴ 对定时/计数器T0、T1中断,外中断边沿触发方式, CPU响应中断时就用硬件自动清除了相应的中断请求标 志。 ⑵对串行口中断,用户应在串行中断服务程序中用软件清 除TI或RI。
⑶对外中断电平触发方式,需要采取软硬结合的方法消除 后果。
只要 P1.0 端输出一个负脉冲就可以使 D 触发器置 “ 1” ,从而撤消了低电平的中断请求信号。所需 的负脉冲可增加如下两条指令得到: ORL P1,#01H ;P1.0为“1” ANL P1,#0FEH ;P1.0为“0”
T1
PX1 PT0 PX0
/INT1 T0 /INT0
相应位置1为高优先级;置0为低优先级。
优先级结构:
(1)低优先级中断可被高优先级中断所中断,反之不能; (2)任何一种中断(不管是高级还是低级),一旦得到
响应,与它同级的中断源不能再中断它。
(3)同级的中断源同时请求时,遵循辅助优先级顺序。
同级内的优先权 INT0 T0 INT1 T1 串行口 辅助优先级顺序 高
中断类型: (1)按中断源的不同分为: 硬件中断:由硬件产生请求使CPU响应中断。 软件中断:指可以通过相应的中断指令使CPU响应中断。 (2)按是否可屏蔽分为: 可屏蔽中断:指用户可以通过中断控制指令来控制CPU 是否响应中断源的中断请求。 不可屏蔽中断:指CPU不能屏蔽中断源的中断请求,必
ቤተ መጻሕፍቲ ባይዱ
须响应该中断请求。
2.中断申请标志
定时器控制寄存器TCON(88H)
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
ITX:选择 INTx中断触发方式。 ITX=1,选择 INT x 为下降沿触发方式。 ITX=0,选择
INT x 为低电平触发方式。
51单片机_片内外设
结构图
片内外设
输入时应先写“1”:在端口电路中,可以发现一个问题:端 口在输入(读引脚)时,原来锁存器的状态可能要影响引 脚电平的输入。例如:原来锁存器的状态为“0”态,即输 出极的下端FET是饱和状态,这样如果外电路向引脚输入 高电平时,电路将不能正确读入。解决的方法就是让下端 的FET截止,即事先向端口写一个“1”。 请注意下面的一段程序:
返回
P0口的位结构图
读锁存器 地址/数据 I/0 控制(=0时)
片内外设
Vcc
Vcc
内部总线
D CL
Q /Q MUX (控制=0时)
锁存器
P0.x 引脚
写锁存器
读引脚
硬件组成: 1)一个输出锁存器(D型触发器); 2)二个三态门(控制读引脚或读锁存器); 3)与门和MUX等元件组成的输出控制电路; 4)一对场效应晶体管FET构成的输出电路。
返回
片内外设
1)P0口的I/O操作(通用I/O端口)
在P0口作为通用I/O端口时,控制电路中的“控制” 为“0”电平,多路开关MUX接入下方的锁存器的/Q 端。 由于与门的一个输入端为“0”,所以它使上端的 FET截止。这就是P0口在做I/O口时输出为“漏极 开路”的结构原因。 输出操作:在执行以口为目标的指令时,数据送到 锁存器的“D”端,经“/Q”端送场效应管输出极。 如:送“1”时,/Q=“0”,使下端的FET截止。这样 出现输出极的两个FET全部截止。在这种情况下必 须在端口线上外加上拉电阻。这样在上拉电阻的作 用下,使端口为高电平。同理,若总线向口送“0” 时,锁存器的/Q=1,使下端的FET导通(上面的FET 仍然截止),这样端口呈现“0”电平。 结构图
返回
片内外设 0000H (上电启动地址)
片内外设
输入时应先写“1”:在端口电路中,可以发现一个问题:端 口在输入(读引脚)时,原来锁存器的状态可能要影响引 脚电平的输入。例如:原来锁存器的状态为“0”态,即输 出极的下端FET是饱和状态,这样如果外电路向引脚输入 高电平时,电路将不能正确读入。解决的方法就是让下端 的FET截止,即事先向端口写一个“1”。 请注意下面的一段程序:
返回
P0口的位结构图
读锁存器 地址/数据 I/0 控制(=0时)
片内外设
Vcc
Vcc
内部总线
D CL
Q /Q MUX (控制=0时)
锁存器
P0.x 引脚
写锁存器
读引脚
硬件组成: 1)一个输出锁存器(D型触发器); 2)二个三态门(控制读引脚或读锁存器); 3)与门和MUX等元件组成的输出控制电路; 4)一对场效应晶体管FET构成的输出电路。
返回
片内外设
1)P0口的I/O操作(通用I/O端口)
在P0口作为通用I/O端口时,控制电路中的“控制” 为“0”电平,多路开关MUX接入下方的锁存器的/Q 端。 由于与门的一个输入端为“0”,所以它使上端的 FET截止。这就是P0口在做I/O口时输出为“漏极 开路”的结构原因。 输出操作:在执行以口为目标的指令时,数据送到 锁存器的“D”端,经“/Q”端送场效应管输出极。 如:送“1”时,/Q=“0”,使下端的FET截止。这样 出现输出极的两个FET全部截止。在这种情况下必 须在端口线上外加上拉电阻。这样在上拉电阻的作 用下,使端口为高电平。同理,若总线向口送“0” 时,锁存器的/Q=1,使下端的FET导通(上面的FET 仍然截止),这样端口呈现“0”电平。 结构图
返回
片内外设 0000H (上电启动地址)
单片机第5章 输入输出接口P0~P3讲解
P2口—1.作为输入/输出口。 2.作为高8位地址总线。
P3口—P3口为双功能 1.作第一功能使用时,其功能为输入/输出口。 2.作第二功能使用时,每一位功能定义如下表
所示:
端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
第二功能 RXD (串行输入线) TXD (串行输出线) INT0(外部中断0输入线) INT1 (外部中断1输入线) T0 (定时器0外部计数脉冲输入) T1 (定时器1外部计数脉冲输入) WR (外部数据存储器写选通信号入)
为了节省口线,可将按键接成矩阵的形式。
例如:8×8的形式接64个按键,行列用两个接口 表示。每个按键都有行值和列值,行值和列值的组合 (称为按键的扫描码)就可以唯一的标识某个按键。 矩阵的行线和列线分别通过两个并口与CPU通信。按键 的状态用开关量“0/1”表示。
键盘处理程序的任务是: 确定有无键按下; 判哪一个键按下, 键的功能是什么; 还要消除按键在闭合或断开时的抖动。
TAB2 : db 78H,79H,38H,38H,3FH ; “HELLO”的字形码
DAY: MOV R6,#20 ; 延时20ms子程序 DL2: MOV R7,#7DH DL1: NOP
NOP DJNZ R7,DL1 DJNZ R6,DL2
RET
END
5.3.2用并行口设计键盘电路
键盘是计算机系统中不可缺少的输入设备,当按 键少时可接成线性键盘(一个按键对应一位,如图5.2 中的按键 ),按键较多时,这样的接法占用口线较多。
a
5
EE DE BE 7E ED DD BD 7D EB DB BB 7B E7 D7 B7 77
开始
第五章-片内外设-异步串行口
送 个起始位,之后加上一个或
发送和接收
二个停止位)。
的最大速率可由
这10-bit或6-bit被顺序 内部波特率决定。
地、逐位(首先是LSB位)送 它是CLKOUT1频
入一个发送引脚。
率的一个分频。
确切的波特率值
由16-bit的可编
程波特率除数寄
在一个接收引脚接收数 存器(BRD)值来
据时一次只接收一位(LSB在 决定。对于接收
在上图所示通讯模式中,通过发送数据 引脚(TX)或接收数据引脚(RX)可分别完成任 何8-bit字符的串行发送和接收。
2021/4/9
12
2021/4/9
以下两个寄存器(不能通过编程访问) 控制着ADTR和引脚之间的数据传送:
异步串行口发送移位寄存器 (AXSR)
在发送时,ADTR的每 个数据字符被送入AXSR。然后, AXSR通过TX引脚将字符移出(首 先移出LSB位)。
异步串行口接收移位寄存器 (ARSR)
接收期间,在RX引脚 上,每个数据字符被逐位接收 (首先是LSB位),并被移入ARSR。 然后,ARSR将字符送入ADTR。13
4. 中断 异步串行口有一个硬件中断(TXRXINT)。
该中断
可通过各种事件产生。 优先级为9(最高级是1)。 是一个由中断屏蔽寄存器 (IMR)和中断标志寄存器(IFR)管理的 可屏蔽中断。
2021/4/9
14
5. 基本操作 C2XX器件与主CPU之间典型的串行连接
2021/4/9
16
2021/4/9
2021/4/9
5.8 异步串行口
C2XX器件具有一个异步串行口,它 用于向其它器件发送数据,或者接收来 自其它器件的数据。
《串行口通信技术》PPT课件
方式3同方式2几乎完全一样,只不过方式3的波特率是可 变的,其波特率的确定同方式1,由用户来确定。
19
例1 已知8051的串行口采用方式1进行通信,晶振频率为
11.0592MHz,选用定时器T1作为波特率发生器,T1工作于方 式2,要求通信的波特率为9600,计算T1的初值。 设Smod=0, 计算T1的初值如下:
WAIT:JBC TI, CONT ;判发送完标志 SJMP WAIT
CONT:INC R0 DJNZ R2, LOOP ;发送16个数据
22
12 (256 X ) fosc
溢出率为溢出周期的倒数。则波特率的计算公式为:
波特率= 2SMOD
fosc
32 12 (256 X)
实际使用中,波特率是已知的。因此需要根据波特率的计算 公式求定时初值X。用户只需要把定时初值设置到定时器1,就 能得到所要求的波特率。
16
串行口工作方式2
方式2为11位为一帧的异步串行通信方式。其帧格式为1个起 始位、9个数据位和1个停止位。如下图所示。
位地址 9FH 9EH 9DH 9CH 9BH 9AH 99H 98H
位符号 SM0 SM1 SM2 REN TB8 RB8 TI RI
6
SCON中各位说明如下:
1) SM0 、SM1——串行口工作方式选择
位 其状态组合和对应工作方式为:
SM0 SM1
工作方式
00
方式0
01
方式1
10
方式2
11
方式3
TRS: MOV SCON, #80H ;设置串行口工作方式2 MOV PCON, #80H ;波特率为fosc/32 MOV R0, #40H ;设置片内数据指针 MOV R2, #10H ;数据长度送R2
19
例1 已知8051的串行口采用方式1进行通信,晶振频率为
11.0592MHz,选用定时器T1作为波特率发生器,T1工作于方 式2,要求通信的波特率为9600,计算T1的初值。 设Smod=0, 计算T1的初值如下:
WAIT:JBC TI, CONT ;判发送完标志 SJMP WAIT
CONT:INC R0 DJNZ R2, LOOP ;发送16个数据
22
12 (256 X ) fosc
溢出率为溢出周期的倒数。则波特率的计算公式为:
波特率= 2SMOD
fosc
32 12 (256 X)
实际使用中,波特率是已知的。因此需要根据波特率的计算 公式求定时初值X。用户只需要把定时初值设置到定时器1,就 能得到所要求的波特率。
16
串行口工作方式2
方式2为11位为一帧的异步串行通信方式。其帧格式为1个起 始位、9个数据位和1个停止位。如下图所示。
位地址 9FH 9EH 9DH 9CH 9BH 9AH 99H 98H
位符号 SM0 SM1 SM2 REN TB8 RB8 TI RI
6
SCON中各位说明如下:
1) SM0 、SM1——串行口工作方式选择
位 其状态组合和对应工作方式为:
SM0 SM1
工作方式
00
方式0
01
方式1
10
方式2
11
方式3
TRS: MOV SCON, #80H ;设置串行口工作方式2 MOV PCON, #80H ;波特率为fosc/32 MOV R0, #40H ;设置片内数据指针 MOV R2, #10H ;数据长度送R2
第5章1_事件管理器及其应用
定时器方向 外部时钟
TDIRA TCLKINA
定时器方向 外部时钟
TDIRB TCLKINB
第5.1节 事件管理器(EV)
EVA和EVB模块信号引脚
事件管理器模块 事件管理器A 模块 外部比较器输出 比较器 -触发输入 外部定时器比较触发输入 功率模块保护中 断输入 外部ADC SOC 触发输入 信号 C1TRIP C2TRIP C3TRIP T1CTRIP* T2CTRIP PDPINTA* EVASOC 事件管理器B 模块 信号 C4TRIP C5TRIP C6TRIP T3CTRIP* T4CTRIP PDPINTB* EVBSOC
√通用定时器的周期寄存器和比较寄存器都是带映像缓冲的。在一个周期的任何时
√周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个周期的任意时刻更新
周期和比较寄存器,从而可改变下一个定时器周期及PWM脉冲宽度。
第5.1节 事件管理器(EV)
一、通用定时器
通用定时器的时钟
▲ 内部CPU时钟或外部引脚TCLKINA/B上时钟。外部时钟 频率必须小于或等于CPU内部频率的1/4。
▲ 全比较/PWM单元
▲ 捕获单元 ▲ 正交编码脉冲电路 事件管理器的功能如图P168 ( P156 )所示。
第5.1节 事件管理器(EV)
系统 控制模块 EVAENCLK 高速 预定标器 SYSCLKOUT C28x
EVBENCLK HSPCLK B
事
registers
件
管 理
器
的 设
GPIO MUX
2
第5.1节 事件管理器(EV)
一、通用定时器
二、脉宽调制电路PWM 三、捕获单元 四、事件管理器模块的中断 五、应用事件管理器产生PWM
6)串行外设接口PPT课件
1
SCI串行通信接口
TM S 32 0F28 12
3.3V
U4
SCITXDB SCIRXDB
HDPLX RS485/ 232 DE485/RTSA
/CTSA
2
16
15
8
7
10
12
/SHDN 9
11
1
0.1u
3
VCC
ZB/ T1OUT
DI/TIN ZB/ T2OUT
DE485/T2IN
R0/ R2OUT A/R2IN
9
SPI的典型接口
主控制器通过SPICLK信号来启动数据传输; 通常在一个时钟的边沿发送数据,而在时钟的另一个边沿接收数据; 两个微处理器能够同时发送和接收数据或一侧接收一侧发送。
主处理器
从处理器
主从式微处理器间的SPI连接
10
SPI的中断
SPI中断控制和状态位:
SPI中断使能位(SPICTL.0):1-使能中断,0-禁止中断 当中断使能置位,且满足中断条件时,产生相应的中断。
16个SPICLK
16个SPICLK
共享总线式
19
DSP与MAX5253的接口电路
MAX5253配置为单极性输出方式 VOUTx=3.0V×NB/4096
+5
U6 MAX6 1 03
1
IN
C4 1 0 .1 u F
EPM7 12 8 SQC10 0
CPLD /CL
TMS3 20 F2 81 2
DSP
20
MAX5253的编程命令
MAX5253的编程命令 方法1 方法2
21
MAX5253接口时序
数据传送过程,/CS必须保持低电平; 提示:SPICTL中的TALK位控制/SPISTE引脚电平;若TALK=1, 使能发送,且移位过程/SPISTE保持低电平。
SCI串行通信接口
TM S 32 0F28 12
3.3V
U4
SCITXDB SCIRXDB
HDPLX RS485/ 232 DE485/RTSA
/CTSA
2
16
15
8
7
10
12
/SHDN 9
11
1
0.1u
3
VCC
ZB/ T1OUT
DI/TIN ZB/ T2OUT
DE485/T2IN
R0/ R2OUT A/R2IN
9
SPI的典型接口
主控制器通过SPICLK信号来启动数据传输; 通常在一个时钟的边沿发送数据,而在时钟的另一个边沿接收数据; 两个微处理器能够同时发送和接收数据或一侧接收一侧发送。
主处理器
从处理器
主从式微处理器间的SPI连接
10
SPI的中断
SPI中断控制和状态位:
SPI中断使能位(SPICTL.0):1-使能中断,0-禁止中断 当中断使能置位,且满足中断条件时,产生相应的中断。
16个SPICLK
16个SPICLK
共享总线式
19
DSP与MAX5253的接口电路
MAX5253配置为单极性输出方式 VOUTx=3.0V×NB/4096
+5
U6 MAX6 1 03
1
IN
C4 1 0 .1 u F
EPM7 12 8 SQC10 0
CPLD /CL
TMS3 20 F2 81 2
DSP
20
MAX5253的编程命令
MAX5253的编程命令 方法1 方法2
21
MAX5253接口时序
数据传送过程,/CS必须保持低电平; 提示:SPICTL中的TALK位控制/SPISTE引脚电平;若TALK=1, 使能发送,且移位过程/SPISTE保持低电平。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
自动波特率检测逻辑。
.
1
5.8.1 异步串行口概况
片内异步串行口(ASP)可为主CPU与C2XX 器件之间或者为两个C2XX器件之间提供简便 的串行数据通讯。
Asynchronous Serial Port
数据的异步通信模式通常标为UART (通用异步接收和发送)
Universal Asynchronous Receiver and Transmitter
二个停止位)。
的最大速率可由
这10-bit或6-bit被顺序 内部波特率决定。
地、逐位(首先是LSB位)送 它是CLKOUT1频
入一个发送引脚。
率的一个分频。
确切的波特率值
由16-bit的可编
程波特率除数寄
接 收
据前一式一时;个转个在 被一 一 或 换 16一 接-次 个 二 成bi个 收起只 个 并t接接 的始接 停 行收收 数位收 止 格寄引 据,一 位 式存脚 从8位 并)。器-b接 串(存L的itS收 行数储B低在数 格在据8,存 决 来 (波 它 接通器 定 说 特 允 收过(。,检许数B软对你测A据R件SD的于可逻P))值锁速接启辑自来定率收动,动。
.
7
3. 寄存器
以下4个片内寄存器允许发送和接收数 据,端口以及控制:
异步数据发送和接收寄存器 (ADTR)
数据交互
异步串行口控制寄存器 (ASPCR)
控制
I/O状态寄存器 (IOSR)
波特率除数寄存器 (BRD)
.
8
异步数据发送和接收寄存器 (ADTR)
ADTR是一个用于发送和接收数据的 16-bit读/写寄存器。 ADTR是一个内部寄 存器,它的I/O空间地址为FFF4h。
TX/RX的数据发送/接收均使用TTL电平。 然而,如果主机之间的距离超过几英尺,则数据 线上必须加上线路驱动器(RS-232或RS-485,根据 应用而定)。
上表列出的每个. 引脚均有一个同名的相关信号6 。
2. 波特率发生器
波特率发生器是为异步串行口而设置的 一个时钟发生器。
该发生器的输出频率为CLKOUT1 的 一个分频,并由一个16-bit的寄存器 (BRD)管理 (BRD的I/O地址为FFF7h)。如 果CLKOUT1的频率为40MHz,则波特率发 生器可产生高达2.5兆位/s (250,000字 符/秒)和低到38.14位/s(3.81字符/秒) 的波特率。
4. 中断 异步串行口有一个硬件中断(TXRXINT)。
该中断
可通过各种事件产生。 优先级为9(最高级是1)。 是一个由中断屏蔽寄存器 (IMR)和中断标志寄存器(IFR)管理的 可屏蔽中断。
.
14
5. 基本操作 C2XX器件与主CPU之间典型的串行连接
.
16
在上图所示通讯模式中,通过发送数据 引脚(TX)或接收数据引脚(RX)可分别完成任 何8-bit字符的串行发送和接收。
5.8 异步串行口
C2XX器件具有一个异步串行口,它 用于向其它器件发送数据,或者接收来 自其它器件的数据。
该异步串行口性能如下:
具有最大传输速率的全双工发送和接收操作。
发送和接收操作使用8-bit数据。
使用一个或两个停止位。
在所有模式中采用双缓冲发送和接收数据。
可调波特率最高可达250,000 10-bit字符/秒。
写入ADTR低8位的数据可由异步串行口 发送。该端口接收的数据可以由ADTR的低8 位读取。高字节为0。
.
9
异步串行口控制寄存器 (ASPCR)
通过ASPCR(I/O地址FFF5h)可以 设置端口模式 允许或禁止自动波特率
检测逻辑
选择停止位的数量
允许或禁止中断
设置TX引脚上的电平
配置IO3-IO0引脚
.
12
以下两个寄存器(不能通过编程访问) 控制着ADTR和引脚之间的数据传送:
异步串行口发送移位寄存器 (AXSR)
在发送时,ADTR的每 个数据字符被送入AXSR。然后, AXSR通过TX引脚将字符移出(首 先移出LSB位)。
异步串行口接收移位寄存器 (ARSR) 接收期间,在RX引脚 上,每个数据字符被逐位接收 (首先是LSB位),并被移入ARSR。 然. 后,ARSR将字符送入ADTR。13
位中。
.
3
5.8.2 异步串行口的组成和基本操作
异步串行口(ASP)的组成框图
.
4
1. 信号
在异步串行口(ASP)操作中使用两种类型的信号:
数
一个数据信号可将数据从发送器送入接
据 收器。
信
数据的传送通过发送器上的发送引脚(TX)
号 和接收器上的接收引脚(RX)来完成。
单向串行口传输需要一个数据信号;双
需要掌握:
一个数据交互寄存器
三个控制寄存器
.
2
一个中断(三种原因)----中断服务程序内详细判定
写入发送寄 中断寄存器可指
发
换成一个10-bit或6-bit的串 示数据传送中的 行格式(8-bit数据之前加了 错误。
送 个起始位,之后加上一个或
发送和接收
使端. 口复位
10
I/O状态寄存器 (IOSR)
IOSR(I/O地址FFF6h)可以 指示波特率检测 多种错误状态 数据传送状态 RX二引脚上的断路检测 IO3-IO0引脚状态 对IO3-IO0引脚上的变化检测
.
11
波特率除数寄存器 (BRD)
BRD的值可用于确定数据传输波特率。
BRD(I/O地址FFF7h)既可通 过软件装载,也可以自动波特率检测 逻辑被启动以及波特率取样时通过端 口装载。
引脚名称 TX RX IO0 IO1 IO2 IO3
说明
异步串行口发送数据端。从异步串行口 发送移位寄存器,发送串行数据。
异步串行口发送数据端。接受串行数据 到异步串行口。接受移位寄存器 通用I/O端口0。可用作通用I/O口或异 步串行的握手线 通用I/O端口1。可用作通用I/O口或异 步串行的握手线 通用I/O端口2。可用作通用I/O口或异 步串行的握手线 通用I/O端口3。可用作通用I/O口或异 步串行的握手线
向串行口传输需要两个数据信号。
握 手 信 号
通过将ASP控制寄存器(ASPCR)的IO0一 IO3位作为握手控制可以改善数据传输质量。
异步串行目的传输是以字符为基础的。 每个数据帧包含一个起始位、8个数据位和一 个(或二个)停止位。
发送和接收部分均为双缓冲, 从而允许 连续的数据传送。
.
5
异步串行口的引脚