数字电路与数字逻辑(高起专)-东北师范大学考试及答案

Y3= X3
Y2= X3⊕X2
Y1= X3⊕X2⊕X1
Y0= X3⊕X2⊕X1⊕X0
三、画图题
1．用两个74LS138设计一个4-16的译码器。（提示：在74LS138的示意图上直接连线即可）
（10分）
G1Y0
G2AY1
G2BY2
Y3
Y4
A Y5
B Y6
C Y7
G1Y0
G2AY1
G2BY2
Y3
Y4
A Y5
3.电路具有两个稳定状态，在无外来触发信号作用时，电路将（保持原状态不变）
4.用二进制码表示指定高散电平的过程称为（编码）
5.下列逻辑电路中为时序逻辑电路的是（数码寄存器）
6.随机存储器具有（读/写）功能
7.一个容量为512*1的静态RAM具有（地址线9根，数据线1根）
8.随机存储器具有（读/写）功能
3．把下列4个不同数制的数(76.125)D、(27A)H、(10110)B、(67)O按从大到小的次序排列（（27A）H）>（76.125）D）>(（67）O )>(（10110）B )。
4．对于D触发器，欲使Qn+1=Qn，输入D=（Qn），对于T触发器，欲使Qn+1=Qn，输入T=（1）
5．一个512*8位的ROM芯片，地址线为（9）条，数据线为（8）条。
15.余3码01101001.01110011转换为十进制数是：（36.40）
16.将二进制数1011110.0100101转换为十六进制数是：（5E.45）
17.组合电路是由（门电路构成）
18.时序逻辑电路的特点是（任意时刻电路的输出不但取决于这一时刻的输入信号，而且还与电路输入信号前的状态有关）
14.函数L=AC+BC的对偶式为：（(A+C)(B+C)）。
15.一个1024*16位的ROM芯片，地址线为（10）位，数据线为（8）位。
16.对于JK触发器，若J=K，可完成（T触发器）触发器的逻辑功能。
17.组合逻辑电路中部包含存储信号的（随机存取存储器RAM）元件，它一般是由各种（只读存储器ROM）组合而成的。
设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现 ，请用74LS138和必要的门电路实现。
解：
（1）、真值表
X
A
B
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
（2）、代数式：
（3）、画电路图：
4、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。
（注：余3码= BCD码+ 0011）
解：
真值表：
A B C D
X Y Z K
0 0 0 0
0 0 1 1
0 0 0 1
0 1 0 0
0 0 1 0
0 1 0 1
0 0 1 1
0 1 1 0
0 1 0 0
0 1 1 1
0 1 0 1
1 0 0 0
0 1 1 0
1 0 0 1
0 1 1 1
1 0 1 0
Q0n+1=XQ1nQ0n+XQ1nQ0nJO=XQ1nK0=XQ1n
6）.画出逻辑电路图.如图(6)所示:
2、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。
第一种方案：设从 Q3Q2Q1Q0＝ 0000 状态开始计数，取 D3D2D1D0=0000 。
采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 SN-1的二进制代码为SN-1＝ S10-1＝ S9＝ 1001写出反馈归零（置数）函数。 由于计数器从 0 开始计数，应写反馈归零函数
1.（11.001)2=（ 3.2 ）16=（ 3.125 ）10
(-1101)2=（ 11101 ）原码=（ 10011 ）补码
（75)10=（ 01110101 ）8421BCD=（ 10101000 ）余3码
2.触发器有2个稳态，存储8位二进制信息要8个触发器。
3.米利型时序电路输出信号与输入和触发器的状态有关,没有输入变量的时序电路又称摩尔型电路。
F = Y3 Y4Y5 Y7
3.利用卡诺图法化简
（2）用译码器74138和适当的逻辑门实现函数 。
（3）分析此组合逻辑电路的逻辑功能
异或操作
三、组合电路分析题
1.已知逻辑电路如下图所示，分析该电路的功能。
F=
异或功能
2．下降沿触发的主从RS触发器输入信号波形如下图所示，请画出输出端Q、 的对应波形。（设触发器初态为0）
3．上升沿触发的维持-阻塞D触发器输入信号波形如下图所示，请画出输出端Q、 的对应波形。（设触发器初态为0）
4．如题下图所示的电路和波形，试画出Q端的波形。设触发器的初始状态为Q=0。
四、分析题
1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。
状态方程：
Z=
=
=
= +
D1
Z
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
0
1
1
0
0
1
0
0
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
五、设计题
1．用JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。
1）.画出状态迁移图.如图(1)所示:
2）.列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)
3）.化简状态.通过状态表可以看出,所列状态为最简状态.
4）.状态分配. S0->Q1Q0=00;S1->Q1Q0=01;S2->Q1Q0=10;S3->Q1Q0=11.
5）.求激励方程.如用JK触发器则激励方程为(由卡诺图(4、5)得):
Q1n+1=XQ1nQ0n+XQ1nJ1=XQ0n，K1=X；
9.随机存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（全部改变）
10.GAL的中文全称是（通用阵列逻辑）
11.逻辑代数的基本运算有三种：与运算、或运算和（非）运算。
12.将二进制数11001.01转换为十进制数是：（25.25）
13.PAL的中文全称是（可编程阵列逻辑）
14.一个无符号8位数宇量输入的DAC，其分辨率为（8）位
28.逻辑代数的化简法主要有两种-公式化简法和（卡诺图）化简法
29.数宇电路中使用的数制是（二进制）
30.将十六进制数9DA转换为二进制数是（100111011010）
31.寄存器是用来暂存数据的（逻辑）部件
32.在外加触发信号有效时，电路可以触发翻转，实现（置0或置1）
33.以下四种转换器，（并联比较型）是A/D转换器且转换速度最高
6．对32个地址进行译码，需要（4）片74138译码器。
7．存储器起始地址为全0，256K*32的存储系统的最高地址为（(3FFF)H）。
8．将下列各式变换成最简与或式的形式
（ ）
（A+B）
（AB+C）
9．五级触发器的进位模数最大为（32）进制。
10.十进制数（78.25）10转换成十六进制数是（4E.4），转换成二进制数是（1001110.01），转换成八进制数是（(116.2)），转换成8421BCD码为（(1111000.00100101)）。
X：1010101010
Z：0001000100
画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。
X：1010101010
Z：0001000100
解：设S0：输入1，S1：输入0，S2：输入01，S3：输入010
这里：S3与S2等价。
《数字电路与数字逻辑》练习题二
一、填空题
B Y6
C Y7
四、时序逻辑分析题
1.分析下面的电路图，画出其状态表和状态图，并说明电路的功能。
T0= Q1Q0T0= Q1Q0T0= Q1Q0T0= Q1Q0
J1= K1= Q1J0= K0= 1
节拍发生器是由译码器和计数器共同构成的。
五、时序逻辑设计题
1．用D触发器设计一个“0011”序列检测器，要求用一个输出信号来表示检测结果。
19.描述小规模时序逻辑电路的有效的方法是（方程法）
20.使用D/A转换器再配以相应的程序，可以产生锯齿波，该锯齿波的（回程斜率只能是垂直的）
21.一个无符号10位数宇输入的DAC，其输出电平的级数为（10）
22.数模转换器是（把数字信号转换为模拟信号的器件）
23.一般门电路的为1-5，最多不超过（8）
状态表：（4分）
0
0
1
1
0
1
0
0
1
0
0
1
1
1
0
0
状态转换图
画波形图
2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。
L= = ；
C1=AB+（A+B）C；
全加器
3、分析如下时序电路，写出驱动方程、输出方程、状态方程、列
出状态转换表、画出状态转换图。
分析
D3=
D2=
D1= +
《数字电路与数字逻辑》练习题一
一、填空题
1．将下列二进制数转为十进制数
（1010001）B=（81）D（11．101）B=（3.625）D
2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码
（+254.25）=（11111110.01）真值=（11111110.01）原码
=（11111110.01）反码=（11111110.01）补码18.对64个地址进行译来自，需要（8）片74138译码器。
19.AB+AC化成最小项的形式为（ ）。
20、将 变换成或非的形式为（ ）。
二、组合电路设计题
1． 用八选一数据选择器74LS151实现逻辑函数
F= =m3d3+m5d5+m6d6+m7d7
则d3d5d6d7为1，其他为0，画图略。
2、用74LS138设计一个电路实现函数F = AB+ B C（提示：在74LS138的示意图上直接连线即可）
39.下列不属于PLD编程连接点的形式是（不固定连接）
40.四个输入的译码器，其输出端最多为（16）
41.共阳极的数码管输入信号的有效电平是（低）电平
42.在数宇电路中，用来存放二进制数据或代码的电路称为（寄存器）
Z = X Q1Q0
D1= X Q0+ Q1Q0
D0= X
2．用D触发器设计一个模8可逆计数器。
D2= X ( Q2⊕Q1Q0)+ X ( Q2⊕Q1Q0)
D1= X ( Q1⊕Q0)+ X ( Q1⊕Q0)
D0= Q0
1.在布尔逻辑中，每个逻辑变量的取值只有（1）种可能。
2.触发器可以记忆（1）位二值信号。
4.如果某计数器中的触发器不是同时翻转，这种计数器称为异步计数器，n进制计数器中的n表示计数器的计数状态个数，最大计数值是n-1。
5.A/D转换的基本步骤是取样﹑保持﹑量化﹑编码四个步骤。
6.半导体存储器从存，取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。
二、组合逻辑设计题
1．设计一个组合逻辑电路，其功能是将8-4-2-1 BCD码转换成余3码，门电路不限。
34.将十六进制数E3.14B转换为二进制数是（11100011.000101001011）
35.只读存储器具有（只读）功能
36.将十讲制数456.6875转换为二讲制数是：（111001000.1011）
37.与非门至少一个输入端接低电平时，输出电压的值称为输出（高）电平
38.下列哪个不是进程语句的组成部分（实体）
1 0 0 0
1 0 1 1
1 0 0 1
1 1 0 0
1 0 1 0
* * * *
1 0 1 1
* * * *
1 1 0 0
* * * *
1 1 0 1
* * * *
1 1 1 0
* * * *
1 1 1 1
* * * *
化简
电路图
如果用四位全加器设计，电路正确并合理，也给分。
2.设计一个四位格雷码变二进制数的转换电路
11.将二进制1100110转换成余3码为（(10011001)余3码），转换成格雷码为（(1010101)格雷码）。
12.设真值X=—0101，则X的原码为（10101），反码为（11010），补码为（11011）。
13.卡诺图是（输入）的一种特殊形式。利用卡诺图法花剑逻辑函数比（原来状态）法更容易得到简化的逻辑函数表达式。
24.ISP工程KIT是基于（PC并行I/O）编程接口实现的
25.用若干RAM实现位扩展时，其方法是将（地址线）相应地并联在一起
26.集成编码器，集成译码器，集成数据选择器为（集成组合电路）
27.对于逻辑函数中的逻辑变量，常作为逻辑推理的输入，当输入的逻辑变量确定后，作为输出的逻辑函数F（惟一地确定了）
第二种方案：利用后 10 个状态 0110 ～ 1111 ，取 D3D2D1D0＝ 0110 ，反馈置数信号从进位输出端 CO 取得。取状态 S15=1111 ，此时正好 CO=1 ，经非门， 可取代与非门。
(a)用前十个有效状态(b)用后十个有效状态
3、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现 ，请用74LS138和必要的门电路实现。