基于DSP Builder的带宽自适应全数字锁相环的设计与实现

基于DSP Builder的带宽自适应全数字锁相环的设计与实现李勇;朱立军;单长虹
【期刊名称】《现代电子技术》
【年(卷),期】2010(033)016
【摘要】提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型.使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA 实现了硬件电路.软件仿真和硬件测试的结果证明了该设计的正确性和易实现性.该锁相环具有锁频速度快、频率跟踪范围宽的特点.同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性.
【总页数】4页(P1-4)
【作者】李勇;朱立军;单长虹
【作者单位】南华大学电气工程学院,湖南,衡阳,421001;南华大学电气工程学院,湖南,衡阳,421001;南华大学电气工程学院,湖南,衡阳,421001
【正文语种】中文
【中图分类】TN402-34
【相关文献】
1.基于DSP Builder全数字接收机定时载波同步算法的实现 [J], 陈舒;刘奇佳;刘昌清;赵克明
2.基于自适应比例积分控制的全数字锁相环 [J], 盛臻;单长虹;蒋小军;刘丹丹
3.一种低抖动带宽自适应锁相环的设计与实现 [J], 刘颖;田泽;邵刚;刘敏侠
4.基于DSP Builder三相锁相环的设计 [J], 罗文清;劳雪婷;吕玉波;刘畅
5.基于自适应环路滤波算法的全数字锁相环设计与分析 [J], 周郭飞;杨宏;杨延峰因版权原因，仅展示原文概要，查看原文内容请购买。