基于Multisim的数字时钟仿真设计

数字时钟仿真设计
山东大学(威海)
机电与信息工程学院
09级通信工程
姓名：XXX
学号:XXXXXXXXX
目录
目录 (1)
序言 (2)
设计思路 (2)
设计原理 (2)
一、秒脉冲产生电路 (2)
二、计数器电路 (3)
1. 六十进制计数电路 (3)
2. 二十四/十二进制计数电路 (3)
三、校时、校分电路 (4)
四、报时电路 (5)
五、总电路 (6)
实现的功能 (6)
感想 (6)
参考文献： (7)
序言
数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、显示直观、无机械传动装置等特点，因而广泛应用于车站、码头、机场、商店等公共场所。

在控制系统中，数字时钟也常用来做定时控制的时钟源。

设计思路
数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用二十四或十二进制计时器，可实现对一天24小时或12小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字时钟的原理框图如图1所示。

图1.原理框图
设计原理
根据仿真电路的设计要求，该电路应满足一下功能：
1.具有时、分、秒的十进制数字显示的计时器。

2.具有手动校时、校分的功能。

3.通过开关能实现小时的十二进制和二十四进制转换。

4.具有整点报时的功能，应该是每个整点完成相应点数的报时。

以及闹钟功能。

一、秒脉冲产生电路
秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。

此部分电路的设计如图2：
图2.脉冲电路
这里为了简化电路，秒脉冲产生电路用一个1Hz的秒脉冲时钟信号源替代。

二、计数器电路
根据数字时钟的原理框图可知，整个计数器电路由秒计数器、分计数器和时计数器串接而成。

秒脉冲信号经过6级计数器，分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时。

显示6位的“时”、“分”、“秒”需要6片中规模的计数器。

其中，秒计数器和分计数器都是六十进制，时计数器位二十四/十二进制，都选用74160来实现（74160）的功能表如下。

实现的方法采用反馈清零。

表1.74160的功能表
CLR' LOAD' ENP ENT CLK A B C D Q A Q B Q C Q D
0 X X X X X X X X 0 0 0 0
1 0 X X ↑X X X X A B C D
1 1 1 1 ↑X X X X 计数
1.六十进制计数电路
秒计数器和分计数器各由一个十进制计数器（个位）和一个六进制计数器（十位）串组成，形成两个六十进制计数器，其中个位计数器接成十进制形式。

十位计数器悬着QB和QC 端做反馈端，经与非门输出至控制清零端CLR,接成六进制计数形式（计数至0110时清零）。

个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端ROC接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。

将十位计数器的反馈清零信号经非门输出，作为六十进制的进位输出脉冲信号，即当计数器至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。

创建如图3所示的电路，IO1~IO4是个位数码管的显示输出端，IO5-Io8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10在此电路作为秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的进位信号（即接至秒计数器的CLR端）。

IO11作为低位计数器的进位输出，与高位计数器的时钟信号端相连。

图3.六十进制计数器子电路（min sec）
2.二十四/十二进制计数电路
创建如图4所示的电路，IO1~IO4是个位数码管的显示输出端，IO5~IO8时十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。

IO11连接了两个计数器的清零端，因此可以通过双向开关接IO12和IO13以实现对非门的选择，从而完成进制的转换。

分计数器需要的是一个二十四/十二进制转换的递增计数电路。

个位和十位数均连接成
十进制计数形式，采用同步级联复位方式。

将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。

若选择二十四进制，十位计数器的输出端QB和个位计数器的输出端QC通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00100100时立即反馈清零，从而实现二十四进制递增计数。

若选择十二进制，十位计数器的输出端QA和个位计数器的输出端QB通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00010010时，立即反馈清零，从而实现十二进制递增计数。

两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关可选择与非门的输出，实现二十四进制或十二进制递增计数的转换。

三、校时、校分电路
校对时间一般在选定的准确时间到来之前进行的，可分为四个步骤：首先把时计数器置到所需的数字；然后再将分计数器置到所需的数字；与此同时或之后应将秒计数器清零，时钟暂停计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按启动按钮，电路则从所预置时间开始计数。

由此可知，校时、校分电路应具有预置小时、预置分、等待启动、计时四个阶段。

在设计电路时既要方便可靠地实现校时校分的功能，又不能影响时钟的正常计时，通常采用逻辑门切换。

当Q=1时，输入的预置信号可以传到时计数器的CLK端，进行校时工作，二分进位信号被封锁。

例如，校时电路原理示意图如图所示。

当Q=0时，分进位信号可以传到时计数器的CLK端，进行计时工作，而输入的预置信号分进位信号被封锁。

校分电路也仿照此进行。

图5.校时逻辑电路
当然上诉方法比较精确,也比较复杂,在精确要求不高时,也可以采用另一种方法.只需使用两个双向选择开关将秒脉冲直接引入时计数器和分计数器即可实现功能。

此时,低位计
数器的进位信号输出端需要通过双向选择开关的其中一选择接至高位计数器的时钟信号端,开关的另一选择端接至秒脉冲信号。

当日常显示时间时,开关拨向低位计数器的进位信号输出端;调时调分时拨向秒脉冲信号,这样可使计数器自动跳至所需校对的时间。

四、报时电路
此报时电路由报时计数电路、停止报时控制电路和蜂鸣器三部分电路组成。

其中，报时计数电路由两个可逆十进制计数器74192组成（74192的功能有表2所示），在分进位信号的触发下，从计数电路保持当前小时数，并开始递减计数，一直减到0为止，停止计数控制电路经过逻辑电路判断给出低电平，封锁与门，阻止蜂鸣器工作，报时停止。

表2.74192的功能表
UP DOWN CLR' LOAD' A B C D Q A Q B Q C Q D
X X 0 0 X X X X A B C D
1 ↑0 1 X X X X 加计数
↑ 1 0 1 X X X X 减计数
X X 1 X X X X X 0 0 0 0
创建如图6所示的电路，两个计数器采用同步级联方式连接，即将个位报时计数器的借位端BO接至十位报时计数器的减计数控制端DOWN。

IO1~IO4将时计数器的个位输出端引入作为报时器计数器个位预置数，IO5~IO8将时计数器的十位输出引入作为报时计数器十位的预置数。

同时根据74192的功能表，IO9接电源，给两个芯片的加计数器控制端提供高电平。

IO10接地，给两个芯片的清零控制端提供低电平。

IO11接分计数器的分进位信号输出端。

两片报时计数器的输出通过一个8输出或门输出一个信号给输出端口IO12，当两计数器都减为0时，可以向外输出低电平以关闭使蜂鸣器工作的与门。

与门的输出反馈给端口IO13，给报时计数电路提供计数脉冲，从而实现蜂鸣器每响一次报时计数器正好减一，完成整点点数的报时。

图6.整点报时子电路
五、闹钟电路
在指定的时间发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。

不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。

例如：要求上午6:30发出闹时信号，6:30对应的时个位状态为：0110，分十位对应的状态为：0011。

将上述计数器输出为1的所有输出端经过与门电路去控制蜂鸣器，可以使蜂
鸣器电路正好在6:30响持续1分钟后停响，也可以通过开关自己关闭声响。

六、总电路
上述子电路的创建完成后，最后则是建立一个总电路，步骤如下：
○1新建一个空白的电路设计界面，作为总电路。

○2将已经创建的子电路生成模块放入总电路中。

○3将子模块按照设计要求依次创建分和秒的六十进制计数电路、二十四/十二进制的时计数电路、报时电路4个模块符号，并且加入6个数码管、3个双向开关、1个秒脉冲时钟信号源（V1:1Hz）、1个与门、1个蜂鸣器及电源和地，完成总电路的连接，得到的总电路如图7所示。

图7.数字时钟电路图
实现的功能
1.启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后复位为0，并进行到分
计时电路。

2.观察到数字时钟的分位开始计时，计数到60后复位为0，并进位到时计时电路。

3.开关J1可控制时计时电路的二十四进制或十二进制计数方式的选择。

单击控制键“A”，
可以实现计数方式的转换。

4.控制键“B”、“C”可控制将脉冲直接引入时、分计数器，从而实现校时和校分功能。

5.出现整点，即时计数器出现变化时，蜂鸣器会发出相应点数的报时（为得到短促响亮的
声响，一般将蜂鸣器的频率设置为1kHz）.
感想
通过此次Multisim仿真设计，利用书本上学过的数字电路知识，运用到仿真的电路设计当中去，能够充分调动自己一些在课堂上所没有的积极性。

在这一段时间里，我先是学习了Multisim的运用，在了解了软件的运用之后，开始构思我的仿真设计。

在分析了所有的题目后，初步确定了几个题目之后，我开始着手仿真设计。

通过仿真，我做好了阶梯波的仿真电路，考虑到电路过于简单，我开始尝试着其他题目的仿真。

经过几次尝试后，有成功也有失败，我最后把我的仿真题目定为时钟电路的仿真设计。

在能满足基本要求的基础上，我又添加了整点报时功能和十二/二十四进制转换功能。

设计的过程中，也并不是一帆风顺，遇到了很多问题。

在遇到问题的时候，我通过查阅资料、上网搜索以及和同学探讨，最终能很好的把问题解决了。

这次仿真设计是我们综合能力的一次大考验，以前我只是专注于课本知识，忽略了动手实践的重要性。

然而这次仿真设计很好的将知识和实践结合，不仅使我的专业只是得到了深化，而且还提高了我的动手设计的能力。

经过这次Multisim的仿真设计，我得到了一下收获：
①、利用网络这个信息汇集的领域，通过检索、阅读，提高自己阅读文献的本领；
②、在仿真过程中对芯片工作原理的认识得到提升，把原本书本上抽象转化为具体中去；
③、在查阅芯片功能的同时可以了解另外具有相似功能的芯片，增加对芯片认识的范围；
④、对设计电路的趣味性有很大的提高，激发自己的动手的积极性；
事实上，只有通过自己亲力亲为的去解决，才能体会到成功是的那份收获时的喜悦，从这次课程设计中，我深切的体会自己动手创造出来的劳动成果才是可贵的，不仅如此，在参与动手的过程中会有很多意想不到的收获。

参考文献：
北京邮电出版社，王连，《基于Multisim10的电子仿真实验与设计》。