用于MIPI C-PHY接收器的突发模式时钟数据恢复电路[发明专利]

(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201710631089.5
(22)申请日 2017.07.28
(30)优先权数据
15/296,344 2016.10.18 US
(71)申请人 豪威科技股份有限公司
地址 美国加利福尼亚州
(72)发明人 刘慜　谢治中　查尔斯·清乐·吴　
(74)专利代理机构 北京律盟知识产权代理有限
责任公司 11287
代理人 齐杨
(51)Int.Cl.
H04L 7/00(2006.01)
H04L 7/033(2006.01)
G06F 13/40(2006.01)
(54)发明名称
用于MIPI C-PHY接收器的突发模式时钟数
据恢复电路
(57)摘要
本申请案涉及一种用于MIPI C-PHY接收器
的突发模式时钟数据恢复电路。

实例突发模式时
钟数据恢复电路可包含时钟恢复电路，其经耦合
以接收多个数据信号，且作为响应提供经恢复的
时钟信号。

所述多个数据信号中的每一者包含数
据和嵌入时钟信号，且所述多个数据信号可基于
经编码符号。

所述时钟恢复电路经耦合以响应于
所述多个数据信号中的第一者而产生所述经恢
复的时钟信号。

数据恢复电路可经耦合以接收所
述多个数据信号和所述经恢复的时钟信号，且响
应于所述经恢复的时钟信号而提供多个经恢复
的数据信号。

所述数据恢复电路经耦合以使所述
多个数据信号中的每一者延迟，且响应于所述至
少一个时钟脉冲而捕获所述经延迟的多个数据
信号中的每一者。

权利要求书4页 说明书8页 附图6页CN 107959563 A 2018.04.24
C N 107959563
A
1.一种设备，其包括：
时钟恢复电路，其经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于经编码符号，且其中所述时钟恢复电路经耦合以：
响应于所述多个数据信号中的第一者而产生所述经恢复的时钟信号，其中循序地接收所述多个数据信号中的每一者；以及
响应于所述多个数据信号中的所述第一者而提供所述经恢复的时钟信号的至少一个时钟脉冲；以及
数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号来提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以：
使所述多个数据信号中的每一者延迟；以及
响应于所述至少一个时钟脉冲来捕获所述经延迟的多个数据信号中的每一者。

2.根据权利要求1所述的设备，其中所述时钟恢复电路包括：
多个脉冲产生电路，其经耦合以接收所述多个数据信号中的相应一者，且作为响应提供多个脉冲信号，其中所述多个脉冲信号遵循接收所述多个数据信号的循序次序，且其中响应于所述多个数据信号中的所述第一者而提供所述多个脉冲信号中的第一者；
时钟产生器电路，其经耦合以接收所述多个脉冲信号，且响应于接收到的所述多个脉冲信号中的所述第一者而提供所述至少一个时钟脉冲，且进一步经耦合以响应于复位信号而复位；以及
延迟器，其经耦合以接收所述至少一个时钟脉冲，使所述至少一个时钟脉冲延迟第一延迟量，且作为响应提供所述复位信号。

3.根据权利要求2所述的设备，其中所述时钟产生器电路包括：
多个触发器，其经耦合以在相应的时钟输入处接收所述多个脉冲信号中的相应一者，其中所述多个触发器中的每一者的数据输入耦合到高参考电压，且复位输入经耦合以接收所述复位信号，且进一步经耦合以作为响应提供相应的信号脉冲；以及
“或”门，其经耦合以从所述多个触发器中的每一者接收所述信号脉冲，且作为响应提供所述经恢复的时钟信号。

4.根据权利要求2所述的设备，其中所述时钟产生器电路包括：
多个反相器，其经耦合以接收所述多个脉冲信号中的相应一者，且作为响应提供相应的经反相脉冲信号；
多个晶体管，其耦合于经由第一复位晶体管的源极处的高参考电压与漏极处的第一节点之间，且进一步经耦合以在栅极处接收所述反相脉冲信号中的相应一者；以及第二复位晶体管，其在漏极处耦合到所述第一节点，且在源极处耦合到接地，且进一步经耦合以在栅极处接收所述复位信号，
其中所述时钟脉冲中的所述第一者使所述多个晶体管中的所述相应一者能够将所述高参考电压耦合到所述第一节点，其中所述第一节点是所述时钟产生器电路的输出，且其中所述高参考电压到所述第一节点的所述耦合提供所述经恢复的时钟信号。

5.根据权利要求4所述的设备，其中所述多个晶体管是p沟道晶体管，且所述第一复位
晶体管是p沟道晶体管，且所述第二复位晶体管是n沟道晶体管。

6.根据权利要求1所述的设备，其中所述数据恢复电路包括：
多个延迟器，其经耦合以接收所述多个数据信号中的相应一者，使所述相应数据信号延迟一延迟量，且作为响应提供相应的经延迟数据信号；以及
多个锁存器，其经耦合以在数据输入上接收相应的经延迟数据信号，且在时钟输入上接收所述经恢复的时钟信号，且进一步经耦合以响应于所述经恢复的时钟信号而锁存所述经延迟的数据信号，并提供所述经延迟的数据信号作为所述经恢复的数据信号。

7.根据权利要求6所述的设备，其中所述多个锁存器是D触发器。

8.根据权利要求1所述的设备，其中所述经编码的符号符合MIPI C-PHY标准。

9.一种设备，其包括：
多个脉冲产生器电路，所述多个脉冲产生器电路中的每一者经耦合以接收多个数据信号中的相应一者，且作为响应提供多个脉冲信号，其中所述多个数据信号是来自经编码符号，且其中所述多个数据信号中的每一者在不同时间到达；
时钟产生器电路，其经耦合以接收所述多个脉冲信号，且响应于接收到的所述脉冲信号中的至少一第一者而提供时钟脉冲，其中所述时钟产生器响应于复位信号而复位；
延迟器，其经耦合以接收所述时钟脉冲，使所述时钟脉冲延迟第一延迟量，且将经延迟的时钟脉冲提供到所述时钟产生器作为所述复位信号；
多个延迟电路，所述多个延迟电路中的每一者经耦合以接收所述多个数据信号中的相应一者，且作为响应提供经延迟的数据信号；以及
多个锁存电路，所述多个锁存电路中的每一者经耦合以接收所述经延迟的数据信号中的相应一者，响应于所述时钟脉冲而锁存所述多个数据信号中的所述相应一者，且提供所述多个数据信号中的所述相应一者作为相应的经恢复数据信号。

10.根据权利要求9所述的设备，其中所述时钟产生器电路包括：
多个触发器，其经耦合以在所述多个触发器中的每一者的时钟输入处从所述多个脉冲产生器电路中的相应一者接收相应脉冲信号，且进一步在数据输入处耦合到高参考电压，且其中所述多个触发器中的每一者将输出提供到“或”门，其中所述“或”门的输出提供所述经恢复的时钟脉冲，且
其中所述多个触发器中的每一者响应于所述复位信号而复位。

11.根据权利要求9所述的设备，其中所述时钟产生器电路包括：
多个反相器，其经耦合以从所述多个脉冲产生器电路中的相应一者接收相应的脉冲信号，且作为响应提供所述相应脉冲信号的反相版本；
多个第一晶体管，其经耦合以在栅极处接收所述脉冲信号的所述反相版本中的相应一者，其中所述多个第一晶体管中的每一者耦合于经由第一复位晶体管的高参考电压与第二复位晶体管的漏极之间，所述复位晶体管的所述漏极提供所述时钟脉冲，且其中所述第一和第二复位晶体管的栅极经耦合以接收所述复位信号。

12.根据权利要求11所述的设备，其中所述多个第一晶体管和所述第一复位晶体管是p 沟道MOSFET，且所述第二复位晶体管是n沟道MOSFET。

13.根据权利要求9所述的设备，其中所述多个锁存器是D触发器。

14.根据权利要求9所述的设备，其中所述经编码的符号是基于MIPI C-PHY标准。

15.根据权利要求9所述的设备，其中经由三导线信道接收所述经编码符号，且其中每一导线运载包括所述经编码符号的离散数据信号中的相应一者。

16.一种系统，其包括：
控制器，其经耦合以从图像传感器接收一或多个经编码符号，所述控制器包含：
时钟恢复电路，其经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于所述一或多个经编码符号中的至少一者，其中所述时钟恢复电路经耦合以：响应于所述多个数据信号中的第一者而产生所述经恢复的时钟信号，其中循序地接收所述多个数据信号中的每一者；以及
响应于所述多个数据信号中的所述第一者而提供所述经恢复的时钟信号的至少一个时钟脉冲；以及
数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号来提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以：
使所述多个数据信号中的每一者延迟；以及
响应于所述至少一个时钟脉冲来捕获所述经延迟的多个数据信号中的每一者。

17.根据权利要求16所述的系统，其中所述时钟恢复电路包括：
多个反相器，其经耦合以从所述多个脉冲产生器电路中的相应一者接收相应的脉冲信号，且作为响应提供所述相应脉冲信号的反相版本；
多个第一晶体管，其经耦合以在栅极处接收所述脉冲信号的所述反相版本中的相应一者，其中所述多个第一晶体管中的每一者耦合于经由第一复位晶体管的高参考电压与第二复位晶体管的漏极之间，所述第二复位晶体管的所述漏极提供所述时钟脉冲，且其中所述第一和第二复位晶体管的栅极经耦合以接收复位信号。

18.根据权利要求17所述的系统，其中所述时钟恢复电路进一步包括：
多个脉冲产生器电路，所述多个脉冲产生器电路中的每一者经耦合以接收经编码符号的相应部分，且作为响应提供脉冲信号，所述经编码符号包括多个离散数据信号，其相对于所述经编码符号的其它离散数据信号具有不同时序。

19.根据权利要求16所述的系统，其中所述时钟恢复电路包括：
多个触发器，其经耦合以在所述多个触发器中的每一者的时钟输入处从所述多个脉冲产生器电路中的相应一者接收相应脉冲信号，且进一步经配置以在数据输入处耦合到高参考电压，且其中所述多个触发器中的每一者将输出提供到“或”门，其中所述“或”门的输出提供所述经恢复的时钟脉冲，且
其中所述多个触发器中的每一者响应于复位信号而复位。

20.根据权利要求19所述的系统，其中所述时钟恢复电路进一步包括：
多个脉冲产生器电路，所述多个脉冲产生器电路中的每一者经耦合以接收经编码符号的相应部分，且作为响应提供脉冲信号，所述经编码符号包括多个离散数据信号，其相对于所述经编码符号的其它离散数据信号具有不同时序。

21.根据权利要求16所述的系统，其中所述数据恢复电路包括：
多个延迟元件，所述多个延迟元件中的每一者经耦合以接收所述经编码符号的所述相
应部分，且作为响应提供所述经编码符号的经延迟的相应部分；
多个锁存电路，所述多个锁存电路中的每一者经耦合以接收所述经编码符号的相应经延迟部分，响应于所述时钟脉冲而锁存所述经编码符号的所述相应经延迟部分，且提供所述经编码符号的所述相应经延迟部分作为输出。

22.根据权利要求16所述的系统，其中所述经编码的符号符合MIPI C-PHY协议。

23.根据权利要求16所述的系统，其中所述时钟恢复电路进一步包括延迟电路，其经耦合以接收所述经恢复的时钟信号，使所述经恢复的时钟信号延迟，且提供所述经恢复的时钟信号作为复位信号，其中在接收到后续经编码符号之前，所述复位信号使所述时钟恢复电路复位。

用于MIPI C-PHY接收器的突发模式时钟数据恢复电路
技术领域
[0001]本发明大体上涉及高速串行接口，且明确地但非排它地说，涉及符合MIPI C-PHY 标准的高速串行接口。

背景技术
[0002]图像传感器已变得随处可见。

它们广泛用于数字静态照相机、蜂窝式电话、安全性相机，以及医学、汽车和其它应用。

用来制造图像传感器的技术已经以大步调持续发展。

举例来说，对较高分辨率和较低功耗的需求已促进了这些裝置的进一步小型化和集成。

[0003]将这些裝置继承到移动装置中，连同数据带宽要求的增加已导致不同数据传送协议的开发。

不同数据传送协议可定义较高传送速率。

然而，较高传送速率可使对图像传感器的改变成为必需，至少在接收器和发射器电路方面。

举例来说，可用三个一组的数据信号来代替差分信号，所述数据信号可用于在三个一组的导线上传送由各种信号形成的经编码符号。

为了实施此类新协议，如所提到，图像传感器可需要考虑编码和额外总线导线。

发明内容
[0004]本发明的一方面涉及一种设备，其包括：时钟恢复电路，所述时钟恢复电路经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于经编码符号，且其中所述时钟恢复电路经耦合以响应于所述多个数据信号中的第一者而产生经恢复的时钟信号，其中所述多个数据信号中的每一者是循序接收到的；且响应于所述多个数据信号中的第一者而提供所述经恢复的时钟信号的至少一个时钟脉冲；以及数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号而提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以使所述多个数据信号中的每一者延迟；且响应于所述至少一个时钟脉冲而捕获所述经延迟的多个数据信号中的每一者。

[0005]在本发明的另一方面，一种设备包括多个脉冲产生器电路，所述多个脉冲产生器电路中的每一者经耦合以接收多个数据信号中的相应一者，且作为响应提供多个脉冲信号，其中所述多个数据信号来自经编码符号，且其中所述多个数据信号中的每一者在不同时间到达；时钟产生器电路，其经耦合以接收所述多个脉冲信号，且响应于接收到的所述脉冲信号的至少一第一者而提供时钟脉冲，其中所述时钟产生器响应于复位信号而复位；延迟器，其经耦合以接收所述时钟脉冲，使所述时钟脉冲延迟第一延迟量，且将经延迟的时钟脉冲提供给所述时钟产生器作为复位信号；多个延迟电路，所述多个延迟电路中的每一者经耦合以接收所述多个数据信号中的相应一者，且作为响应提供经延迟的数据信号；以及多个锁存电路，所述多个锁存电路中的每一者经耦合以接收所述经延迟的数据信号中的相应一者，响应于所述时钟脉冲而锁存所述多个数据信号中的相应一者，且提供所述多个数据信号中的相应一者作为相应的经恢复数据信号。

[0006]在本发明的又一方面中，一种系统包括控制器，其经耦合以从图像传感器接收一
或多个经编码符号，所述控制器包含：时钟恢复电路，其经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于所述一或多个经编码符号中的至少一者，其中所述时钟恢复电路经耦合以响应于多个数据信号中的第一者而产生经恢复的时钟信号，其中所述多个数据信号中的每一者是循序接收到的；且响应于所述多个数据信号中的第一者而提供经恢复的时钟信号的至少一个时钟脉冲；以及数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号而提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以使所述多个数据信号中的每一者延迟；且响应于所述至少一个时钟脉冲而捕获经延迟的多个数据信号中的每一者。

附图说明
[0007]参考以下图式描述本发明的非限制性且非穷尽性的实例，其中除非另外指定，否则遍布各图的相同的参考标号指代相同的部分。

[0008]图1是根据本发明的实施例的实例系统。

[0009]图2是根据本发明的实施例的时钟数据恢复电路的实例框图。

[0010]图3是根据本发明的实施例的实例时序图。

[0011]图4是根据本发明的实施例的时钟产生器电路的实例。

[0012]图5是根据本发明的实施例的时钟产生器电路的实例。

[0013]图6是根据本发明的实施例的实例脉冲产生电路。

[0014]图7是根据本发明的实施例的时钟数据恢复电路的实例框图。

[0015]对应参考标号在图式的若干视图中始终指示对应组件。

熟练的技术人员将了解，图中的元件仅为简单和清晰起见而进行说明，但不一定按比例绘制。

举例来说，图中的一些元件的尺寸可能相对于其它元件夸示以有助于改进对本发明的各种实施例的理解。

并且，通常未描绘在商业可行的实施例中有用或必需的常见但众所周知的元件，以便促进本发明的这些各种实施例的遮挡较少的视图。

具体实施方式
[0016]本文中描述一种用于具有时钟数据恢复电路的高速串行接口的装置和方法的实例。

在以下描述中，陈述众多具体细节以提供对具体实例的透彻描述。

然而，相关领域的技术人员将认识到；可在没有所述具体细节中的一者或一者以上的情况下和使用其它方法、组件、材料等实践本文所述的技术。

在其它情况下，未图示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。

[0017]在本说明书通篇中参考“一个实例”或“一个实施例”指的是结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。

因此，贯穿本说明书在不同位置中出现短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。

此外，在一或多个实例中，特定特征、结构或特性可以任何合适方式组合。

[0018]在整个本说明书中，使用若干技术术语。

这些术语将采用其在它们所出现的领域中的普通含义，除非本文明确定义，或其使用情境将明显另外表明。

应注意，元件名称和符号在本文中可互换使用(例如Si对硅)；然而，两者具有相同含义。

[0019]图1是根据本发明的实施例的实例系统100。

实例系统可包含便携式电话、数字相机、便携式计算机等。

一般来说，实例计算系统可包含控制器，例如芯片上系统(SoC)、处理核心等，其经由通信总线与外围装置通信。

实例外围装置可为图像传感器。

举例来说，控制器可控制系统100的总体操作。

在一些实施例中，系统100可符合移动行业处理接口(MIPI) C-PHY标准，其定义例如如何经由总线传送数据、位。

另外，MIPI C-PHY标准将发送数据的使用概述为经编码符号，其传送比差分信号协议(例如D-PHY)多至少2倍的数据。

[0020]系统100的所说明的实施例包含控制器102，其通孔总线106耦合到图像传感器104。

控制器102和图像传感器104可经由总线106彼此通信。

虽然仅示出系统100包含控制器102和所述图像传感器104，但系统100可另外包含各种其它外围组件，例如固态存储驱动器、监视器和传感器，仅列举一些，其可全部耦合到总线106。

[0021]控制器102可为系统100的中央处理单元和主控制器。

一般来说，控制器102可在操作期间控制图像传感器104的一些方面。

举例来说，控制器102可在系统100的操作期间的各种时间，向图像传感器104提供控制命令且从所述图像传感器104接收数据。

控制器102可例如为SoC、一或多个中央处理单元、一或多个微控制器等。

一般来说，控制器102可例如经由总线106从图像传感器104接收包含信息的数据信号。

可将可包含图像数据的信息提供到控制器102，以供用户存储、显示和/或操纵。

在一些实施例中，数据信号可采取符合MIPI C-PHY协议的一序列符号的形式。

[0022]C-PHY协议可涵盖使用三线式总线而不是例如双线式总线的数据编码。

每一符号可具有经编码且在单个三个一组导线(其还可被称作信道)中一起运送的数据和时钟信号两者。

在每一符号边界，例如所述符号的前沿，可存在至少一个转变，例如，高到低或低到高。

每个符号可被称为单位间隔。

边界转变可减轻数据和/或时钟恢复。

所述符号的编码可允许至多2.28个位编码到每一符号上，其可在七个符号中提供16个位。

如所提到，嵌入的时钟信号可从每一符号的前沿恢复，且嵌入的时钟信号接着可用以捕获经编码数据。

每一符号的前沿可在所述信道的三个导线中的任一者上提供。

为了保障在数据稳定时捕获所述数据，在嵌入的时钟脉冲用以捕获数据信号之前，可使每一导线上的数据信号延迟。

由此，在一些实施例中，总线106可包含三个导线来在控制器102与图像传感器104之间运载符合C-PHY的符号。

[0023]控制器102的所说明的实施例包含时钟数据恢复(CDR)电路108。

举例来说，CDR 108可耦合到总线106，以接收形成经编码符号的三个数据信号。

在一些实施例中，CDR 108可经由一或多个接收器电路(未图示)耦合到总线106，其可将总线106的三个导线上或之间的电压信号转换为二进制信号，例如“1”和“0”。

CDR 108可从所述数据信号中的至少一者恢复时钟信号，并使用所述经恢复的时钟信号来捕获(例如，锁存)所述三个数据信号中的数据。

接着可将经恢复的时钟信号和数据提供到控制器102的其它电路和功能块。

[0024]图像传感器104的所说明的实施例可包含发射器110，其经耦合以向控制器102发射一或多个经编码符号。

发射器110可包含耦合到总线106的一或多个驱动电路，其中例如，不同/单独驱动器电路经耦合来提供所述三个数据信号中的一者。

图像传感器104可响应于接收到的命令或内部提示，来向控制器102提供图像数据和/或操作信息。

[0025]图2是根据本发明的实施例的时钟数据恢复电路208的实例框图。

CDR 208可为CDR 108和/或208的实例。

一般来说，CDR 208可例如基于MIPI C-PHY标准来恢复嵌入的时钟信。