基于VHDL的m序列
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 m 序列的性质
(1) 随机性 m 序列一个周期N = 2n- 1 内“1”和“0”的码元 数大致相等, “0”出现 2n- 1- 1 次, “1”出现 2n- 1次 (“1”比“0”只多一个) 。m 序列中连续的为“1”或
收稿日期: 2003 数称为游程长度。一个周期 P = 2n- 1 内, 共有 2n- 1个游程, 其中长度为 1 (单“1”, 或 单 “0 ”, ) 的 游 程 占 总 游 程 的 1 2, 长 度 为 2 ( “11”或 “00”) 的游程占总游程的 1 4, 长度为 3 ( “111”或“000”) 的游程占总游程的 1 8, 长度为 k 的 游程占总游程的 1 2k, 只有一个包含 (n 一 l) 个 “0”的游程, 也只有一个包含 n 个 “1”的游程。
示断开, C i= 1 表示连接。因此这个N 阶移位寄存器的
反馈函数为:
n
∑ F (X 1, X 2, …, X n) =
C iX i
i= 1
特征多项式是:
n
∑ f (x ) =
C iX i = C 0 + C 1X 1 + C 2X 2 + … + C nX n
i= 0
特征多项式中的 X i ( i= 0, 1, 2111n) 与移位寄
m Sequence Ba sed on VHDL
FAN Q iuhua, J I Hongyan
(D ep artm en t of Com p u ter Engineering, Q ingdao In stitu te of A rch itech tu re Engineering, Q ingdao, 266033, Ch ina)
《现代电子技术》2003 年第 7 期总第 150 期
共 有 1, 2, 3, … , N 个寄存器, 他们的状态为 X i
( i= 1, 2, 3, …, n) , 经 C i (I = 1, 2, 3, …, n) 相
乘后模 2 加, 再反馈。这里 C i∈ (0, 1) , 且乘法规则
是 0·0= 0·1= 1·0= 0, 1·1= 1。实际上 C i= 0 表
参 考 文 献
[ 1 ] 胡健栋, 郑朝晖, 龙必起, 等 1 码分多址与个 人通信 [M ] 1 北京: 人民邮电出版社, 19961
[ 2 ] 赵曙光, 郭万有, 杨颂华 1 可编程逻辑器件原 理、开发与应用 [M ] 1 西安: 西安电子科技大 学出版社, 20011
33
33共有个寄存器他们的状态为程序框图214仿真波形编好程序后经输入编译通过后就可仿真线性移位寄存器的一般形式212hdl实现随着电子技术的发展应用系统向着小型化速化大容量重量轻的方向发展eda技术的应用引起电子产品及系统开发的革命性变革
范秋华等: 基于V HDL 的m 序列
基于 VHDL 的m 序列
范秋华, 季鸿雁
(青岛建筑工程学院 计算机系 山东 青岛 266033)
摘 要: 介绍了 m 序列的性质、实际意义及产生方法, 主要介绍了用 V HDL 实现m 序列的框图、仿真波形和该方 法的优点。
关键词: m 序列; V HDL ; 移位寄存器; 伪随机序列 中图分类号: T P 33211+ 1 文献标识码: B 文章编号: 1004 373X (2003) 07 032 02
存器的第 i 个触发器相对应。
软件科技园
图 4 程序框图
214 仿真波形 编好程序后, 经输入、 编译通过后就可仿真, 本
例的仿真波形如图 5 所示。
图 1 线性移位寄存器的一般形式
212 V HDL 实现 随着电子技术的发展, 应用系统向着小型化、 快
速化、大容量、重量轻的方向发展, EDA 技术的应用 引起电子产品及系统开发的革命性变革。 下面以在美 国 AL T ERA 公 司 的 M A X + PLU S 平 台 上 使 用 V HDL 实现m 序列为例。产生序列m 1= 0010111, m 2 = 1001110。m 1 的状态图如图 2 所示, m 2 的状态图如 图 3 所示。
图 3 m 2 的状态图
213 程序框图 程序框图如图 4 所示。
图 5 m 1, m 2 的仿真波形
3 结 语
在此虽只实现了 2 路信号, 不难理解通过编写程 序可以实现更高阶、 周期更大的多路不相关的m 序 列。利用V HDL 实现的优点是通过编写软件实现硬件 电路, 可编程器件可重复编程上万次。 且电路易于实 现同步。只要时钟能达到, 信号的频率可随意调节。不 受硬件的限制。
Abstract: In troduced the cha racter, the m ean and the m ading w ay of the m sequence1 It w a s im po rtan t tha t m sequence’s m adding by V HDL , m odu le Cha rt, the good by u sing V HDL 1
Keywords: m sequence; V HDL ; sh ift register; p seudono is sequenec
m 序列是最大长度线性移位寄存器序列的简称。 m 序列有很多优良的特性, 例如他同时具有随机性和 规律性, 好的自相关和互相关性, 且很容易产生。 首 先用在扩频通信系统中, 3 G 及 3 G 移动通信技术的 特征之一是码分多址即 CDM A , 码是 CDM A 码分的 基础。这里的码就是伪随机码, 简称 PN 码。这是因为 伪随机序列 (P seudono ise Sequenec) 具有类似于随机 信号的一些统计特性, 但又是有规律的, 容易产生和 复制。 也正是源于系统中一般都采用伪随机序列, 在 扩频通信系统中也把扩频序列叫作伪随机序列 (即 PN 码)。 PN 码的选择作为 3 G 移动通信的关键技术 之一直接影响 CDM A 系统的质量、抗干扰能力等。目 前 IS 95 标准中使用的 PN 序列就是m 序列, 同时m 序列还是构成其他序列码的基础, 如在W CDM A 中采 用的 GOLD 码就是由 2 个m 序列相加而成的。此外m 序列又有较好的密码学性质, 用在密码学和保密通信 中, 即用来产生序列密码。
移位寄存器由时钟控制若干个串接的存储器所组 成。 在时钟信号的控制下, 寄存器的存储信号由上一 级向下一级传递。 如果让某些寄存器的输出反馈回来 进行运算, 运算结果作为第一级寄存器的输入, 则我 们可以得到一个移位寄存器序列。 如果移位寄存器的 反馈函数和初始状态不同, 那么可得到不同的移位寄 存器序列。线性移位寄存器的一般形式如图 1 所示, 总
(2) 好的自相关性和互相关性 m 序列和其移位后的序列逐位模 2 加, 所得的序 列还是m 序列, 只是相位不同。m 序列发生器中的对 于 2 个不同相位的m 序列, 当周期 P 很大并且 Σ模 P ≠0 时, 这 2 个序列几乎是正交的。
2 序列的产生
在实际工程应用中, m 序列即可用硬件产生, 也 可用软件产生, 现在随着 EDA 技术的发展, 可用 V HDL 来实现。 211 原 理
(1) 随机性 m 序列一个周期N = 2n- 1 内“1”和“0”的码元 数大致相等, “0”出现 2n- 1- 1 次, “1”出现 2n- 1次 (“1”比“0”只多一个) 。m 序列中连续的为“1”或
收稿日期: 2003 数称为游程长度。一个周期 P = 2n- 1 内, 共有 2n- 1个游程, 其中长度为 1 (单“1”, 或 单 “0 ”, ) 的 游 程 占 总 游 程 的 1 2, 长 度 为 2 ( “11”或 “00”) 的游程占总游程的 1 4, 长度为 3 ( “111”或“000”) 的游程占总游程的 1 8, 长度为 k 的 游程占总游程的 1 2k, 只有一个包含 (n 一 l) 个 “0”的游程, 也只有一个包含 n 个 “1”的游程。
示断开, C i= 1 表示连接。因此这个N 阶移位寄存器的
反馈函数为:
n
∑ F (X 1, X 2, …, X n) =
C iX i
i= 1
特征多项式是:
n
∑ f (x ) =
C iX i = C 0 + C 1X 1 + C 2X 2 + … + C nX n
i= 0
特征多项式中的 X i ( i= 0, 1, 2111n) 与移位寄
m Sequence Ba sed on VHDL
FAN Q iuhua, J I Hongyan
(D ep artm en t of Com p u ter Engineering, Q ingdao In stitu te of A rch itech tu re Engineering, Q ingdao, 266033, Ch ina)
《现代电子技术》2003 年第 7 期总第 150 期
共 有 1, 2, 3, … , N 个寄存器, 他们的状态为 X i
( i= 1, 2, 3, …, n) , 经 C i (I = 1, 2, 3, …, n) 相
乘后模 2 加, 再反馈。这里 C i∈ (0, 1) , 且乘法规则
是 0·0= 0·1= 1·0= 0, 1·1= 1。实际上 C i= 0 表
参 考 文 献
[ 1 ] 胡健栋, 郑朝晖, 龙必起, 等 1 码分多址与个 人通信 [M ] 1 北京: 人民邮电出版社, 19961
[ 2 ] 赵曙光, 郭万有, 杨颂华 1 可编程逻辑器件原 理、开发与应用 [M ] 1 西安: 西安电子科技大 学出版社, 20011
33
33共有个寄存器他们的状态为程序框图214仿真波形编好程序后经输入编译通过后就可仿真线性移位寄存器的一般形式212hdl实现随着电子技术的发展应用系统向着小型化速化大容量重量轻的方向发展eda技术的应用引起电子产品及系统开发的革命性变革
范秋华等: 基于V HDL 的m 序列
基于 VHDL 的m 序列
范秋华, 季鸿雁
(青岛建筑工程学院 计算机系 山东 青岛 266033)
摘 要: 介绍了 m 序列的性质、实际意义及产生方法, 主要介绍了用 V HDL 实现m 序列的框图、仿真波形和该方 法的优点。
关键词: m 序列; V HDL ; 移位寄存器; 伪随机序列 中图分类号: T P 33211+ 1 文献标识码: B 文章编号: 1004 373X (2003) 07 032 02
存器的第 i 个触发器相对应。
软件科技园
图 4 程序框图
214 仿真波形 编好程序后, 经输入、 编译通过后就可仿真, 本
例的仿真波形如图 5 所示。
图 1 线性移位寄存器的一般形式
212 V HDL 实现 随着电子技术的发展, 应用系统向着小型化、 快
速化、大容量、重量轻的方向发展, EDA 技术的应用 引起电子产品及系统开发的革命性变革。 下面以在美 国 AL T ERA 公 司 的 M A X + PLU S 平 台 上 使 用 V HDL 实现m 序列为例。产生序列m 1= 0010111, m 2 = 1001110。m 1 的状态图如图 2 所示, m 2 的状态图如 图 3 所示。
图 3 m 2 的状态图
213 程序框图 程序框图如图 4 所示。
图 5 m 1, m 2 的仿真波形
3 结 语
在此虽只实现了 2 路信号, 不难理解通过编写程 序可以实现更高阶、 周期更大的多路不相关的m 序 列。利用V HDL 实现的优点是通过编写软件实现硬件 电路, 可编程器件可重复编程上万次。 且电路易于实 现同步。只要时钟能达到, 信号的频率可随意调节。不 受硬件的限制。
Abstract: In troduced the cha racter, the m ean and the m ading w ay of the m sequence1 It w a s im po rtan t tha t m sequence’s m adding by V HDL , m odu le Cha rt, the good by u sing V HDL 1
Keywords: m sequence; V HDL ; sh ift register; p seudono is sequenec
m 序列是最大长度线性移位寄存器序列的简称。 m 序列有很多优良的特性, 例如他同时具有随机性和 规律性, 好的自相关和互相关性, 且很容易产生。 首 先用在扩频通信系统中, 3 G 及 3 G 移动通信技术的 特征之一是码分多址即 CDM A , 码是 CDM A 码分的 基础。这里的码就是伪随机码, 简称 PN 码。这是因为 伪随机序列 (P seudono ise Sequenec) 具有类似于随机 信号的一些统计特性, 但又是有规律的, 容易产生和 复制。 也正是源于系统中一般都采用伪随机序列, 在 扩频通信系统中也把扩频序列叫作伪随机序列 (即 PN 码)。 PN 码的选择作为 3 G 移动通信的关键技术 之一直接影响 CDM A 系统的质量、抗干扰能力等。目 前 IS 95 标准中使用的 PN 序列就是m 序列, 同时m 序列还是构成其他序列码的基础, 如在W CDM A 中采 用的 GOLD 码就是由 2 个m 序列相加而成的。此外m 序列又有较好的密码学性质, 用在密码学和保密通信 中, 即用来产生序列密码。
移位寄存器由时钟控制若干个串接的存储器所组 成。 在时钟信号的控制下, 寄存器的存储信号由上一 级向下一级传递。 如果让某些寄存器的输出反馈回来 进行运算, 运算结果作为第一级寄存器的输入, 则我 们可以得到一个移位寄存器序列。 如果移位寄存器的 反馈函数和初始状态不同, 那么可得到不同的移位寄 存器序列。线性移位寄存器的一般形式如图 1 所示, 总
(2) 好的自相关性和互相关性 m 序列和其移位后的序列逐位模 2 加, 所得的序 列还是m 序列, 只是相位不同。m 序列发生器中的对 于 2 个不同相位的m 序列, 当周期 P 很大并且 Σ模 P ≠0 时, 这 2 个序列几乎是正交的。
2 序列的产生
在实际工程应用中, m 序列即可用硬件产生, 也 可用软件产生, 现在随着 EDA 技术的发展, 可用 V HDL 来实现。 211 原 理