数字电子技术仿真考试-题目七集成计数器的设计二
数字电子技术试题集及答案
数字电子技术基础试卷试题答案汇总数字电子技术基础试题（二）一、填空题 : (每空1分，共10分)1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的8421BCD 码为（10011000 ） 8421BCD 。
2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。
3 .下图所示电路中的最简逻辑表达式为。
AB4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。
5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 同或；F 2 与非门；F 3 或门。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ）A、m 1与m 3B、m 4与m6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：（B ）A 、 A+BC ；B 、（ A+B ）C ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是（D ）A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（A ）。
A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器，其地址线为（C ）条。
A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
(完整版)数字电子技术基础模拟试题及答案完整
四．分析题（24 分）
五．应用题（43 分）
1．请用 74LS138 设计一个三变量的多数表决电路。具体要求如下： （1）输入变量 A、B、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：
三．计算题（8 分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=5.1kΩ， R2=15kΩ，Rc=1kΩ，β=40，请计算 UI
分别为 5V，0.3V 时输出 UO 的大小？。
学号
年级、 班
专业
系名
a．“101” b．“100” c．“011” d．“000”
姓名
2．已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数 2RF 为 1。当输 R
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
UI=5V，UO≈0.3V UI=0.3V，UO≈5V
2 结果正确 1 分，步骤正确 3 分，参考结果如下：UO=3V 四（本大题 2 小题每小题 12 分共 24 分）
1．（1）Y Y2Y3Y4 AABC • B ABC • C ABC（4 分）
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
数字电子技术基础模拟试题A_及答案
74LS191功能表LD CT DU/CP D0 D1D2D3Q0 Q1Q2Q30 ×××d0d1d2d31 0 0 ↑××××1 0 1 ↑××××1 1 ××××××d0d1d2d3加法计数减法计数保持一．选择题（16分）1．已知ABABBAY+++=，下列结果正确的是（）a．Y=A b．Y=B c．ABY+=d．Y=12．已知A=（10．44）10（下标表示进制），下列结果正确的是（）a．A=（1010．1）2b．A=（0A．8）16c．A=（12．4）8d．A=（20．21）53．下列说法不正确的是（）a．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c．OC门输出端直接连接可以实现正逻辑的线与运算d．集电极开路的门称为OC门4．以下错误的是（）a．数字比较器可以比较数字大小b．半加器可实现两个一位二进制数相加c．编码器可分为普通全加器和优先编码器d．上面描述至少有一个不正确5．下列描述不正确的是（）a．触发器具有两种状态，当Q=1时触发器处于1态b．时序电路必然存在状态循环c．异步时序电路的响应速度要比同步时序电路的响应速度慢d．主从JK触发器具有一次变化现象6．电路如下图（图中为上升沿Jk触发器），触发器当前状态Q3 Q2 Q1为“100”，请问在时钟作用下，触发器下一状态（Q3 Q2 Q1）为（）a．“101”b．“100”c．“011”d．“000”7．电路如下图，已知电路的当前状态Q3Q2Q1Q0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为（）a．“1100”b．“1011”c．“1101”d．“0000”8．下列描述不正确的是（）a．EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便b．DAC的含义是数-模转换、ADC的含义是模数转换c．积分型单稳触发器电路只有一个状态d．上面描述至少有一个不正确二．判断题（9分）1．TTL输出端为低电平时带拉电流的能力为5mA（）2．TTL、CMOS门中未使用的输入端均可悬空（）3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。
《数字电子技术》部分习题解答
3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。
(1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。
解：(1) 按题意要求列真值表如下：0 0 0 0x 3x 2x 1x 0y 3y 2y 1y 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x xX X Y 033=x 3X X X X X Y 031022++=x 3X XX X X X X X X X X X Y 0132121231+++=x 3X Y 00=01001110000111101x 3x 2x 1x 01111(2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。
X X X X Y 03033==X X X X X X X X X X Y 0310*******=++=X X X X X X X X X X X X X X X X X X X X X X X X Y 0132012012030132012012031=+++= X Y 00=作图如下：x 3x 2x 1x 0y 3y 2y 1y 03.5 设计一交通灯监测电路。
红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。
解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。
数字电子技术基础自制题库
数字电子技术基础试卷试题1一、单项选择题（每小题1分，共15分）1．一位十六进制数可以用多少位二进制数来表示？（ C ）A. １B. ２C. ４D. 16 2．以下电路中常用于总线应用的是（ A ）A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是（ D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4．T 触发器的功能是（ D ）A ． 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.8 6．多谐振荡器可产生的波形是（ B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波 7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）A.1B.2C.4D.16 8．引起组合逻辑电路中竟争与冒险的原因是（ C ）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
9．同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10．N 个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N -1 B.N C.N +1 D.2N11．若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为（ B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B12．一个无符号10位数字输入的D A C ，其输出电平的级数是（ C ）A.4B.10C.1024D.10013．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？（ D ）A.2B.4C.8D.3214．随机存取存储器R A M 中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ C ）A.全部改变B.全部为1C.不确定D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为（ B ）A.0.7RC ；B.1.1RC ；C.1.4RC ；D.1.8RC ； 二、多项选择题（每小题1分，共5分）16．以下代码中，为无权码的是（ C ）（ D ）A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码 17．当三态门输出高阻状态时，以下说法正确的是（ A ）（ B ）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动18．已知F=A B +BD+CDE+A D ，下列结果正确的是哪几个？（ A ）（ C ）A.F =D B A +B.F =D B A )(+C.F =))((D B D A ++D.F =))((D B D A ++19．欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端为以下哪几种情况？（ A ）（ B ）（ D ）A.J =K =0B.J =Q ,K =QC.J =Q ,K =QD.J =Q ,K =0 20．关于PROM 和PAL 的结构，以下叙述正确的是（ A ）（ D ）A.P R O M 的与阵列固定，不可编程B.P R O M 与阵列、或阵列均不可编程C.P A L 与阵列、或阵列均可编程D.P A L 的与阵列可编程 三、判断改错题（每小题2分，共10分）21. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
数字电子技术仿真考试-题目七集成计数器的设计二
数字电子技术仿真考试
姓名：班级：学号：题目七：集成计数器应用二
要求：用集成计数器74LS161和门电路设计一个24秒计数器，计数0~23用两位数码管显示，电路带有暂停和复位功能。
写出设计过程（约定，逻辑表达式等），设计电路图并采用适当方法进行测试，记录测试数据真值表或波形。
提示：将该设计报告及Multisim电路仿真文件保存格式为：班级+姓名+学号+题号，如：电气1234+张三+123456789+题目一，两个文件一起提交到教师机，注意考试时间及时保存，准时关机。
一、电路原理图及设计方案说明。
二、关键仿真结果截图（关键时刻真值表或都波形截图）
三、数电实验的总结感想和对老师的建议（畅所欲言）。
数字电子技术考试
七、用74LS290构成七进制计数器
解：74LS290具有异步置9端S9A和S9B，利用异步置数法可构成七进制计数器。
如果计数器采用8421BCD码计数，则预置状态S0为1001，并在S7状态产生有效置数信号。
⑴ 写出S7状态的二进制代码：S7=0110。
⑵ 写出反馈置数信号的逻辑表达式。
74LS290的异步置9端S9A和S9B高电平有效，因此有置数信号S9=Q2Q1= S9AS9B，可以将Q2和Q1分别接异步置9端S9A和S9B。
⑶ 画出电路逻辑图，如图6.39所示。
单片MSI计数器的计数范围总是有限的，如果用N进制MSI计数器构造M进制计数器，当N﹤M时，必须通过MSI计数器的级联才能实现。
两个N进制
MSI计数器级联，可以实现最大计数模值为N×N的计数器。
实现MSI计数器的级联有串行进位和并行进位两种方式。
在串行进位方式中，用低位计数器芯片的输出作为高位计数器芯片的时钟信号，这种信号可以来自低位片的进/借位输出，也可以来自低位片的
高位触发器输出。
此时，若高位片有计数控制端，应使高位片处于计数工作模式。
在并行进位方式中，CP计数脉冲同时接至各个计数器芯片的
时钟输入端，而低位片的进/借位输出接至高位片的计数控制端，用来控制高位片处于计数或保持工作模式。
数字电子技术-模拟题答案 2022年地质大学考试题库
《数字电子技术》模拟题一,选择题1.下列选项中,叙述不正确的是().A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[参考的参考的答案为为]:B2.下列选项中,叙述不正确的是().A.任意两个不同的最小项之积,值恒为0.B.RAM的特点是一旦停电,所存储的内容不会丢失.C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等.D.单向导电特性是半导体二极管最显著的特点.[参考的参考的答案为为]:B3.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需()片.A.3B.4C.5D.10[参考的参考的答案为为]:A4.余3码10001000对应的2421码为().A.1010101B.10000101C.10111011D.11101011[参考的参考的答案为为]:C5.8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中.A.1B.2C.4D.8[参考的参考的答案为为]:D6.A+BC=().A.A+BB.A+CC.(A+B)(A+C)D.B+C[参考的参考的答案为为]:C7.EEPROM是指().A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[参考的参考的答案为为]:D8.下列说法正确的是()A.JK之间有约束B.主从JK触发器的特性方程是CP上升沿有效.C.主从JK触发器没有空翻现象D.JK之间没有约束[参考的参考的答案为为]:C9.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[参考的参考的答案为为]:D10.n位触发器构成的扭环形计数器,其无关状态数有()个.A.2n-nB.2n-2nC.2nD.2n-1[参考的参考的答案为为]:B11.N个触发器可以构成能寄存()位二进制数码的寄存器.A.NB.N+1C.N-1D.2N[参考的参考的答案为为]:A12.OC门在使用时须在()之间接一个电阻.A.输出与地B.输出与电源C.输出与输入D.输入与电源[参考的参考的答案为为]:B13.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有().A.触发器C.MOS管D.电容[参考的参考的答案为为]:A14.欲将容量为128×8的RAM扩展为1024×8,则需要控制各片选端的辅助译码器的输出端数为().A.1B.2C.3D.8[参考的参考的答案为为]:D15.若在编码器中有50个编码对象,则要求输出二进制代码位数为()位.A.5B.6C.10D.50[参考的参考的答案为为]:B16.存储8位二进制信息要()个触发器.A.4B.8C.2D.16[参考的参考的答案为为]:B17.触发器有两个稳态,存储8位二进制信息要()个触发器.A.2B.8C.16D.32[参考的参考的答案为为]:B18.随机存取存储器RAM中的内容,当电源断掉后又接通,存储器中的内容().A.不确定B.保持不变C.全部为0D.全部改变[参考的参考的答案为为]:A19.只读存储器ROM在运行时具有()功能.A.读/无写B.读写D.无读/无写[参考的参考的答案为为]:A20.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[参考的参考的答案为为]:A21.求一个逻辑函数F的对偶式,不可将F中的().A.”·”换成”+”,”+”换成”·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中”0”换成”1”,”1”换成”0”[参考的参考的答案为为]:B22.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器.A.2B.3C.4D.8[参考的参考的答案为为]:B23.对于四位二进制译码器,其相应的输出端共有().A.4个B.16个C.8个D.10个[参考的参考的答案为为]:B24.函数F(A,B,C)=AB+BC+AC的最小项表达式为().A.(A,B,C)=∑m(3,5,6,7)B.F(A,B,C)=∑m(0,2,3,4C.F(A,B,C)=∑m(0,2,4)D.F(A,B,C)=∑m(2,4,6,7)[参考的参考的答案为为]:C25.在何种输入情况下,”或非”运算的结果是逻辑1.()A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为1[参考的参考的答案为为]:A26.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器.A.9B.20C.4D.5[参考的参考的答案为为]:B27.一个容量为512×1的静态RAM具有().A.地址线9根,数据线1根B.地址线1根,数据线9根C.地址线512根,数据线9根D.地址线9根,数据线512根[参考的参考的答案为为]:A28.以下参数不是矩形脉冲信号的参数().A.周期B.占空比C.脉宽D.扫描期[参考的参考的答案为为]:D29.相同为”0”不同为”1”它的逻辑关系是().A.异或逻辑B.与逻辑C.或逻辑D.同或逻辑[参考的参考的答案为为]:A30.下列四种类型的逻辑门中,可以用()实现三种基本运算.A.与门B.或门C.非门D.与非门[参考的参考的答案为为]:D31.下列说法正确的是()A.多谐振荡器有两个稳态B.多谐振荡器有三个稳态C.多谐振荡器有一个稳态和一个暂稳态D.多谐振荡器有两个暂稳态[参考的参考的答案为为]:D32.555定时器的阈值为().A.1/3VCCB.2/3VCCC.1/3VCC和2/3VCCD.1/3VCC和VCC[参考的参考的答案为为]:C33.555定时器构成施密特触发器时,其回差电压为().A.VCCB.1/2VCCC.2/3VCCD.1/3VCC[参考的参考的答案为为]:D34.十进制数25用8421BCD码表示为().A.10101B.00100101C.100101D.10101[参考的参考的答案为为]:B35.余3码01111001对应的8421BCD码为:()A.1000110B.111001C.1100110D.10011100[参考的参考的答案为为]:A36.常用的BCD码有().A.奇偶校验码B.格雷码C.ASCII码D.余三码[参考的参考的答案为为]:D37.要构成容量为4K×8的RAM,需要()片容量为256×4的RAM.A.2B.4C.8D.32[参考的参考的答案为为]:D38.由n个变量构成的最大项,有()种取值组合使其值为1.A.nB.2nC.2nD.2n-1[参考的参考的答案为为]:D39.当逻辑函数有n个变量时,共有()个变量取值组合?A.nB.2nC.n2D.2n[参考的参考的答案为为]:D40.某RAM有8位数据线,13位地址线,则其存储容量为().A.4KBB.8KBC.16KBD.64KB[参考的参考的答案为为]:B41.以下表达式中符合逻辑运算法则的是().A.C·C=C2B.1+1=10C.0<1D.A+1=1[参考的参考的答案为为]:D42.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小,能耗最低,能得到普及应用的实现方式是().A.机械式B.电磁式C.分立元件式D.集成电路[参考的参考的答案为为]:D43.若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用()个触发器.A.2B.3C.4D.10[参考的参考的答案为为]:C44.下列门电路属于双极型的是().A.OC门C.NMOSD.CMOS[参考的参考的答案为为]:A45.设计一个模10计数器需要()个触发器.A.3B.4C.6D.10[参考的参考的答案为为]:B46.某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,试计算它的最大存储量是:()A.32GB.64GC.128GD.16G[参考的参考的答案为为]:B47.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异或门.A.2B.3C.4D.5[参考的参考的答案为为]:B48.下列属于有权码的是().A.2421码B.余3循环码C.格雷码D.ASCⅡ码[参考的参考的答案为为]:A49.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与或非门[参考的参考的答案为为]:D50.当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于().A.组合逻辑电路B.时序逻辑电路D.数模转换器[参考的参考的答案为为]:A51.一位十六进制数可以用()位二进制数来表示.A.1B.2C.4D.16[参考的参考的答案为为]:C52.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为().A.4VB.8.125VC.6.25VD.9.375V[参考的参考的答案为为]:B53.下列各门电路中,()的输出端可直接相连,实现线与.A.一般TTL与非门B..集电极开路TTL与非门C..一般CMOS与非门D.一般TTL或非门[参考的参考的答案为为]:B54.实现两个四位二进制数相乘的组合电路,应有()个输出函数.A.8B.9C.10D.11[参考的参考的答案为为]:A55.函数F=AB+BC,使F=1的输入ABC组合为()A.ABC=110B.ABC=101C.ABC=010D.ABC=000[参考的参考的答案为为]:A56.十六路数据选择器的地址输入(选择控制)端有()个.A.16B.2C.4D.8[参考的参考的答案为为]:C57.下列不属于数字逻辑函数的表示方法的是().A.真值表B.占空比C.逻辑表达式D.逻辑图[参考的参考的答案为为]:B58.下面几种逻辑门中,可以用作双向开关的是().A.CMOS传输门B.OD门C.异或门D.三态门[参考的参考的答案为为]:A59.四个触发器组成的环行计数器最多有()个有效状态A.4B.16C.8D.6[参考的参考的答案为为]:B60.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.8B.15C.7D.1[参考的参考的答案为为]:B61.以下各电路中,()可以完成延时功能.A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器[参考的参考的答案为为]:B62.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9[参考的参考的答案为为]:B63.在一个8位的存储单元中,能够存储的最大无符号整数是().A.(256)10B.(127)10C.(128)10D.(255)10[参考的参考的答案为为]:D64.五个D触发器构成环形计数器,其计数长度为().A.5B.10C.15D.20[参考的参考的答案为为]:A65.利用异步清零端构成N进制加法计数器,则应将()所对应的状态译码后驱动清零控制端.A.NB.N-1C.N+1D.0[参考的参考的答案为为]:A66.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时作用[参考的参考的答案为为]:C67.4线-16线译码器有()输出信号.A.1B.4C.8D.16[参考的参考的答案为为]:D68.8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出的值是().A.111B.10C.0D.101[参考的参考的答案为为]:C69.在何种输入情况下,”与非”运算的结果是逻辑0.()A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1[参考的参考的答案为为]:D70.补码1.1000的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1000[参考的参考的答案为为]:D71.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态. [参考的参考的答案为为]:A72.多谐振荡器可产生().A.正弦波B.矩形脉冲C.三角波D.锯齿波[参考的参考的答案为为]:B73.多谐振荡器有().A.两个稳定状态B.一个稳定状态,一个暂稳态C.两个暂稳态D.记忆二进制数的功能[参考的参考的答案为为]:C74.多谐振荡器与单稳态触发器的区别之一是().A..前者有2个稳态,后者只有1个稳态B..前者没有稳态,后者有2个稳态C.前者没有稳态,后者只有1个稳态D.两者均只有1个稳态,但后者的稳态需要一定的外界信号维持[参考的参考的答案为为]:C75.一个触发器可记录一位二进制代码,它有()个稳态.A.0B.2C.1D.4[参考的参考的答案为为]:B76.卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系表示逻辑上的相邻.A.二进制码B.循环码C.ASCII码D.十进制码[参考的参考的答案为为]:B77.标准或-与式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[参考的参考的答案为为]:B78.逻辑函数的表示方法中具有唯一性的是().A.真值表B.表达式C.逻辑图D.状态图[参考的参考的答案为为]:A79.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为1C.令函数值为0D.根据化简的需要令函数值为0或者1[参考的参考的答案为为]:D80.时序逻辑电路的一般结构由组合电路与()组成.A.全加器B.存储电路C.译码器D.选择器[参考的参考的答案为为]:B二,判断题1.”0”的补码只有一种形式.[参考的参考的答案为为]:T2.构成一个7进制计数器需要3个触发器[参考的参考的答案为为]:T3.8421码1001比0001大.[参考的参考的答案为为]:T4.A/D转换器的功能是将数字量转换成模拟量.[参考的参考的答案为为]:F5.A+AB=A+B[参考的参考的答案为为]:F6.CMOS与非门的未用输入端应连在高电平上.[参考的参考的答案为为]:T7.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能.[参考的参考的答案为为]:F8.Mealy型时序电路:电路输出是输入变量与触发器状态的函数.[参考的参考的答案为为]:T9.输出与输入有直接的关系,输出方程中含输入变量的是Moore型时序电路.[参考的参考的答案为为]:F10.在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性.[参考的参考的答案为为]:T11.利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态.[参考的参考的答案为为]:T12.PAL的每个与项都一定是最小项.[参考的参考的答案为为]:F13.PAL和GAL都是与阵列可编程,或阵列固定.[参考的参考的答案为为]:T14.PROM不仅可以读,也可以写(编程),则它的功能与RAM相同.[参考的参考的答案为为]:F15.PROM的或阵列(存储矩阵)是可编程阵列.[参考的参考的答案为为]:T16.ROM的每个与项(地址译码器的输出)都一定是最小项.[参考的参考的答案为为]:T17.ROM和RAM中存入的信息在电源断掉后都不会丢失.[参考的参考的答案为为]:F18.RS触发器的输出状态QN+1与原输出状态QN无关.[参考的参考的答案为为]:F19.八进制数(8)8比十进制数(8)10小.[参考的参考的答案为为]:F20.Moore型时序电路:电路输出仅仅是触发器状态的函数.[参考的参考的答案为为]:T21.RAM由若干位存储单元组成,每个存储单元可存放一位二进制信息. [参考的参考的答案为为]:T22.电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移. [参考的参考的答案为为]:T23.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号. [参考的参考的答案为为]:T24.反码和补码均可实现将减法运算转化为加法运算.[参考的参考的答案为为]:F25.环形计数器如果不作自启动修改,则总有孤立状态存在.[参考的参考的答案为为]:T26.用或非门可以实现3种基本的逻辑运算.[参考的参考的答案为为]:T27.由或非门构成的基本RS触发器输入端RS为10时,次态为1.[参考的参考的答案为为]:F28.计数器的模是指对输入的计数脉冲的个数.[参考的参考的答案为为]:F29.计数器的模是指构成计数器的触发器的个数.[参考的参考的答案为为]:F30.并行加法器采用先行进位(并行进位)的目的是提高运算速度.[参考的参考的答案为为]:F31.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程,则它与RAM随机存取存储器的功能相同.[参考的参考的答案为为]:F32.逻辑变量的取值,1比0大.[参考的参考的答案为为]:F33.若逻辑方程AB=AC成立,则B=C成立.[参考的参考的答案为为]:F34.在若干个逻辑关系相同的与-或表达式中,其中包含的与项数最少,且每个与项中变量数最少的表达式,称最小项表达式.[参考的参考的答案为为]:F35.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.[参考的参考的答案为为]:F36.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件.[参考的参考的答案为为]:T37.计数器除了能对输入脉冲进行计数,还能作为分频器用.[参考的参考的答案为为]:T38.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.[参考的参考的答案为为]:T39.计数模为2n的扭环计数器所需的触发器为n个.[参考的参考的答案为为]:T40.采用奇偶校验电路可以发现代码传送过程中的所有错误.[参考的参考的答案为为]:F三,问答题1.TTL与非门闲置的输入端能否悬空处理?CMOS与非门呢?[参考的参考的答案为为]:TTL与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理:而CMOS与非门闲置的输入端是不允许悬空处理的.2.在数字系统中为什么要采用二进制?[参考的参考的答案为为]:1.可行性采用二进制,只有0和1两个状态,需要表示0,1两种状态的电子器件很多,如开关的接通和断开,晶体管的导通和截止,磁元件的正负剩磁,电位电平的高与低等都可表示0,1两个数码.使用二进制,电子器件具有实现的可行性.2.简易性二进制数的运算法则少,运算简单,使计算机运算器的硬件结构大大简化(十进制的乘法九九口诀表55条公式,而二进制乘法只有4条规则).3.逻辑性由于二进制0和1正好和逻辑代数的假(false)和真(true)相对应,有逻辑代数的理论基础,用二进制表示二值逻辑很自然.3.时序逻辑电路的基本单元是什么?组合逻辑电路的基本单元又是什么?[参考的参考的答案为为]:时序逻辑电路的基本单元是触发器,组合逻辑电路的基本单元是门电路.4.试述卡诺图化简逻辑函数式的步骤.[参考的参考的答案为为]:利用卡诺图化简逻辑函数式的步骤:1.根据变量的数目,画出相应方格数的卡诺图;2.根据逻辑函数式,把所有为”1”的项画入卡诺图中;3.用卡诺圈把相邻最小项合并,合并时就遵照卡诺圈最大优化原则;4.根据所圈的卡诺圈,消除圈内全部互非的变量,每一个圈作为一个”与”项,将各”与”项相或,即为化简后的最简与或表达式.5.在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象是什么?抑制空翻的最好措施是什么?[参考的参考的答案为为]:在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.6.分析组合逻辑电路目的是什么?有几个步骤?[参考的参考的答案为为]:分析组合逻辑电路,目的就是清楚该电路的功能.分析步骤一般有以下几个步骤:1.根据已知逻辑电路图写出相应逻辑函数式:2.对写出的逻辑函数式进行化简.如果从最简式中可直接看出电路功能,则以下步骤可省略:3.根据最简逻辑式写出相应电路真值表,由真值表输出,输入关系找出电路的功能:4.指出电路功能.。
第7章数字电子技术MULTISIM仿真实验2.
第7章 数字电子技术Multisim仿真实验
(1) 设计要求：设计一个火灾报警控制电路。该报警系 统设有烟感、温感和紫外线感三种不同类型的火灾探测器。 为了防止误报警，只有当其中两种或两种以上的探测器发出 火灾探测信号时，报警系统才产生控制信号。
(2) 探测器发出的火灾探测信号有两种可能：一种是高 电平(1)，表示有火灾报警；一种是低电平(0)，表示无火灾 报警。设A、B、C分别表示烟感、温感和紫外线感三种探 测器的探测信号，为报警电路的输入信号；设Y为报警电路 的输出。在逻辑转换仪面板上根据设计要求列出真值表，如 图7-8所示。
第7章 数字电子技术Multisim仿真实验
2．实验原理 译码是编码的逆过程。译码器就是将输入的二进制代码 翻译成输出端的高、低电平信号。3线-8线译码器74LS138有 3个代码输入端和8个信号输出端。此外还有G1、G2A、G2B使 能控制端，只有当G1 = 1、G2A = 0、G2B = 0时，译码器才 能正常工作。 7段LED数码管俗称数码管，其工作原理是将要显示的十 进制数分成7段，每段为一个发光二极管，利用不同发光段 的组合来显示不同的数字。74LS48是显示译码器，可驱动共 阴极的7段LED数码管。
第7章 数字电子技术Multisim仿真实验
4．实验步骤 (1) 按图7-12连接电路。双击字信号发生器图标，打开 字信号发生器面板，按图7-14所示的内容设置字信号发生器 的各项内容。 (2) 打开仿真开关，不断单击字信号发生器面板上的单 步输出Step按钮，观察输出信号与输入代码的对应关系，并 记录下来。 (3) 按图7-13连接电路。双击字信号发生器图标，打开 字信号发生器面板，按图7-15所示的内容设置字信号发生器 的各项内容。
第7章 数字电子技术Multisim仿真实验
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16 （56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
数电复习题库
数字电子技术试题一一、填空题（每空1分，共20分）1．函数的或·与表达式是，其与·或·非表达式为。
2．的最简式为，的最简式为。
3．（2.718）D =（）B=（）O。
4．（29）H =（）B，（11.01101）B=（）H。
5．组合逻辑电路的分析可分为、、、四大步骤。
6．时序逻辑电路的功能描述通常有、、、四种方法。
7．在A/D转换器中，型A/D转换器的转换精度较高，型A/D转换器的转换速度最快。
8．施密特触发器有个阈值电压，称它的传输特性为。
二、电路功能分析题（共20分）1．七段显示译码电路如图2.1(a)所示，对应图2.1(b)所示输入波形，试确定显示器显示的字符序列是什么？2．试分析图2.2所示电路，画出它的状态图，说明它是几进制计数器。
74161功能表清零RD 预置 LD 使能 EP ET 时钟CP 预置数据输入 ABCD 输 出 Q D Q C Q B Q A L H H H H× L H H H×× ×× L × ×L HH×× ××××× ABCD ×××× ×××× ××××LLLL ABCD 保持 保持计数三、电路设计题（每题10分，共20分）1．试设计一个8位相同数值比较器，当两数相等时，输出L=1，否则L=0。
2．试用上升沿触发器的D 触发器及门电路组成3位同步二进制加计数器，画出逻辑图。
四、电路计算题（每题10分，共20分）1．由555定时器及场效应管T 组成的电路如图所示，电路中 T 工作于可变电阻区，其导通电阻为。
试：(1) 说明电路功能。
(2) 写出输出频率的表达式。
2．某双积分型A/D 转换器中，计数器为十进制计数器，其最大计数容量为。
数字电子技术考试题及答案
数字电⼦技术考试题及答案数字电⼦技术考试题及答案太原科技⼤学数字电⼦技术课程试卷 B 卷⼀、单选题（20分，每⼩题1分）请将本题答案全部写在下表中1、8421BCD 码10000001转化为⼗六进制数是( )。
A 、15 B 、51 C 、81 D 、182、n 位⼆进制数的反码或其原码，表⽰的⼗进制数是( )。
A 、21n - B 、2n C 、12n - D 、2n3、TTL 与⾮门多余输⼊端的处理是( )。
A 、接低电平B 、任意C 、通过 100电阻接地D 、通过 100k 电阻接地 4、OD ⾮门在输⼊为低电平（输出端悬空）情况下，输出为( )状态。
A 、⾼电平 B 、低电平 C 、开路D 、不确定5、与()YA B A 相等的逻辑函数为（）。
A 、YB B 、Y AC 、Y A BD 、Y A B6、下列(,,)F A B C 函数的真值表中1Y 最少的为( )。
A 、Y C =B 、Y ABC = C 、Y AB C =+D 、Y BC C =+ 7、( )是组合逻辑电路的特点。
A 、输出仅取决于该时刻的输⼊B 、后级门的输出连接前级门的输⼊C 、具有存储功能D 、由触发器构成 8、半加器的两个加数为A 和B ，（）是进位输出的表达式。
A 、AB B 、A B C 、AB D 、AB9、欲使JK 触发器1nQ Q ，J 和K 取值正确的是（）。
Q B 、J K Q C 、0J K D 、,1J Q K10、字数为128的ROM 存储器存储容量为1204位，字长为（）位，地址线为（）根。
A 、8，8 B 、8，7 C 、4，7 D 、4，811、⼀个四位⼆进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。
A 、0000B 、0001C 、0011D 、001012、要⽤1K×8的RAM 扩展成8K×16的RAM ，需选⽤( )译码器。
计数器仿真设计
3
结束语
结果表明， 用 !"#$"% 语言进行电子电路的分析、 设计与 仿真， 简单、 高效， 可以避免复杂的数学计算编程， （ 下转 +3- 页）
!"
甘肃科技纵横
建筑设计
（ 第 $$ 卷）第 % 期 !""# 年
能向室内放散出对人体构成内、 外照射危害的放射性污染物。所 以， 在工程建设阶段， 要按照有害物质限量标准指标要求， 严把材 料设计选用质量关， 从源头上预防和控制室内环境污染。 /./ 严把材料进场关 施工现场要对建筑和装修材料的进场验收加强管理 （-） 对于进入施工现场有环境要求材料，必须查验检测报告， 并按规范规定进行有害物质的复验和见证试验 。对 无 检 测 报 告、 或检测报告项目不全、 或复验时污染物含量超标 的 材 料 应 予以退货。 应对有环境要求的材料的采购进行招标， 择优选用。 （/） 民用建筑工程材料应尽量选用已通过 )(3400/ 质量管 （1） 理体系认证和 )(3-"00- 环境管理体系认证的大中型企业的品 牌产品。这些企业生产的产品大多质量稳定。 /.1 进场材料检验及选用 （-） 民用建筑工程中所采用的无机非金属建筑材料： 砂、 石、 砖、 水泥、 预拌砼、 预制构件等和装修材料： 石材、 陶瓷、 石膏 板等必须有放射性指标检测报告， 并应符合规范要求。 无机非金属建筑和装修材料根据放射性指标限量的不同 （/） 分为 $ 类和 ’ 类。!类民用建筑 （如住宅楼、 教学楼、 医院等） 必 （如办公楼、 商店、 宾馆等） 提倡 须采用 $ 类材料。"类民用建筑 使用 $ 类材料， 当 $ 类和 ’ 类材料混合使用时，应按公式计算 以保证总体效果等同于全部使用 $ 类材料。 ’ 类材料的用量， 天然花岗岩石材的放射性比其它建材要高。 因此， 民用 （1 ） 建筑工程室内装饰采用的天然花岗岩石材，当总面积大于 应对不同产品分别进行放射性指标的复验， 抽样复 /005/ 时 ， 验应执行见证取样与送检有关规定。 人造木板及饰面人造木板甲 醛 释 放 持 续 时 间 长 、 释放 （" ） 量大， 是造成室内环境中甲醛污染的主要来源之一。目前国内 生产的板材大多采用廉价的脲醛树脂胶粘剂， 这类胶粘剂粘结 强度较低， 加入过量的甲醛可提高粘接强度， 所以许 多 人 造 板 材生产厂就是采用多加甲醛这种低成本方法使粘 接 强 度 达 标 的， 因此， 室内装修所采用的人造木板及饰面人造木 板 必 须 有 游离甲醛含量或游离甲醛释放量检测报告，并 应 符 合 规 范 要 求。当某一种人造 木 板 及 饰 面 人 造 木 板 使 用 面 积 大 于 6005/ 时， 应对不同产品分别进行游离甲醛含量或游离甲醛释放的复 验和见证取样试验。 （6 ） 人造木板及饰面人造木板， 根据游离甲醛含量或游离 甲醛释放量限量划分为 7- 类和 7/ 类。 ! 类民用建筑工程 室内装饰工程中只能使用 7- 类。 " 类民用建筑工程室内装修 工程中提倡使用 7- 类， 当使用 7/ 类人造板材时， 直接暴露 于空气的部位要用涂饰等表面覆盖的方法进行处理， 以减缓甲 醛的释放。 水性涂料、 水性胶粘剂、 水性处理剂 （阻 燃 剂 、 防水剂、 （! ） 防腐剂等） 必须有总挥发 性 有 机 化 合 物 （%839 ） 和游离甲醛含 量检测报告； 溶剂型涂料、 溶剂型胶粘剂必须有总挥 发 性 有 机 、 苯、 游离甲苯二异氰酸酯 （%:) ） 含量检测报告， 化合物 （%839） 并应符合设计要求和本规范规定。 选用低毒性、 低挥发量、 低污染的水性涂料， 尽量减少使 （;） 用溶剂型涂料。溶剂型涂料含有大量挥发性有机溶剂<现场施工 时室内环境污染很大。 聚乙烯醇水玻璃内墙涂料、 聚乙烯醇缩甲 （上接 !" 页） 并且借助其绘图函数可方便实现计算结果的可视 化，若采用 #$%$&$’ 仿真工具 ()#*&)+, 进行电路的调试、 仿真、 验证， 不仅省时、 省力， 而且还可以节约大量的 成 本 。将 分析研究电子电路的一些 #$%&$’ 引入电子技术课程的教学， 问题， 显得非常必要。
实验二、集成计数器应用仿真实验
实验二、集成计数器应用仿真实验
实验目的：
1、掌握计数器的工作原理，掌握中规模集成计数器的逻辑功能及应用。
2、掌握计数器的级联方法，并会用中规模集成计数器设计任意进制的计数器。
3、掌握应用集成计数器组成分频电路。
4、掌握虚拟逻辑分析仪的使用方法。
实验原理：
应用集成计数器，加上简单的电路及连线，就可以组成各种形式的、任意进制的计数器，广泛应用于计数、计时、分频等电路中。
就其工作原理，通常是利用反馈复位、置位、预置数等功能，采用级联法扩展容量，采用复位法、置位法或者预置数法，强行中断原有的计数顺序，强行对集成计数器进行复位、置位或者预置数，按照人们的意愿组成新的计数循环，组成复合要求的计数器。
实验内容：
1、采用集成同步十进制计数器74LS160，与非门74LS00D、与非门74LS10D，
带译码的显示数码管DCD_HEX,分别用反馈清零法和置数法设计模为7
的计数器，并且接上逻辑分析仪，观察时序逻辑。
比较两种电路计数的
异同。
2、采用两片集成同步十进制计数器74LS160，逻辑门若干，设计一个24进
制的加法计数器。
输出用带译码的显示数码管DCD_HEX显示。
3、采用三片集成二进制同步计数器74LS161，逻辑门若干，要求将1KHZ的
信号分别10分频、100分频和1000分频，并用逻辑分析仪显示原始信号
和各分频信号。
实验七集成计数器
实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验原理中规模集成电路计数器的应用十分普及。
然而，定型产品的种类是很有限的。
常用的多为十进制、二进制、十六进制几种。
因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。
本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。
74LS93逻辑图外引线排列如图所示。
如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。
接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。
1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。
表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。
2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。
数字电子技术基础计数器设计与应用习题分析
数字电子技术基础计数器设计与应用习题分析计数器是数字电子电路中常见的一种基本组件，广泛应用于各种数字系统中。
本文将对数字电子技术基础中的计数器设计与应用进行习题分析，并探讨计数器的工作原理、设计方法和应用场景。
通过对习题的详细解析，帮助读者加深对计数器的理解和掌握。
1. 习题一设计一个可逆的二进制计数器，能够实现0-7的循环计数。
解析：可逆计数器是一种特殊的计数器，在计数上升沿和下降沿都能够正常工作。
为了实现0-7的循环计数，我们可以使用三位二进制计数器。
首先，需要设计一个计数时钟脉冲发生器，以确定计数器的计数速度。
然后，使用JK触发器作为计数器的基本组件，并按照二进制计数规则进行连接。
当计数为7时，再次计数时需要进行复位操作，回到0。
2. 习题二设计一个模6计数器，能够实现0-5的循环计数。
解析：模6计数器是一种特殊的计数器，能够实现0-5的循环计数。
为了实现这个功能，我们可以使用三位二进制计数器，并连接一个逻辑电路以实现复位操作。
当计数为5时，逻辑电路产生一个复位信号，将计数器的值清零，重新开始计数。
3. 习题三设计一个BCD码计数器，能够实现0-9的循环计数。
解析：BCD码计数器是一种特殊的计数器，在计数时能够以BCD码（二进制编码十进制）的形式输出结果。
为了实现0-9的循环计数，我们可以使用四位二进制计数器，并根据BCD码规则进行连接。
当计数为9时，再次计数时需要进行复位操作，回到0。
同时，还需要设计一个逻辑电路，将BCD码转换为数码管显示。
4. 习题四设计一个十进制计数器，能够实现0-99的循环计数。
解析：十进制计数器是一种能够实现0-99循环计数的计数器。
为了实现这个功能，我们需要使用两个四位二进制计数器，分别表示十位和个位。
在计数时，个位计数器从0-9计数，当个位计数器计数为9时，十位计数器加1，并将个位计数器清零，重新开始计数。
同时，还需要设计一个逻辑电路，将计数器的值转换为数码管显示。
数字逻辑实验 7_计数器的设计与仿真
实验七计数器的设计与仿真一、实验要求1．调用系统中的74LS163芯片，对其进行波形仿真，验证其功能。
2．用VHDL语言设计一个能够实现同样功能的电路（能同步清零、同步置数的4位二进制计数器）。
3．修改代码，将这个计数器修改为模10计数器。
二、实验内容通过quartus2 参照芯片的电路结构，先调用74LS163芯片使用逻辑原理图仿真、验证功能，然后使用VHDL语言实现4位二进制计数器、并修改代码将这个计数器修改为模10计数器。
并通过仿真波形验证设计的功能是否正确。
三、实验过程由于在报告1中已经详尽描述了如何使用Quartus 2建立逻辑原理图和使用VHDL语言实现元件功能，所以本次的实验报告中便不再赘述上述内容，报告将主要就VHDL 语言描述实现元件的功能的过程进行阐述。
1.4位二进制计数器1)逻辑原理图点击File→New，选择Block Diagram/Schematic File并放置元件如图。
保存文件并编译，选择菜单File→New，选择Vector Waveform File新建波形图，添加节点，参数设置为：End Time=2us, Grip size=50ns。
所完成的波形图如下图：保存波形文件，并在settings中选择functional功能仿真，绘制网格，仿真可得出如图波形：参照4位二进制计数器功能，依次检查，易得4位二进制计数器原理图设计成功。
2)VHDL语言——4位二进制计数器选择File→New，弹出新建文本对话框，在该对话框中选择VHDL File并单击OK按钮，进入文本编辑窗口，输入VHDL代码。
library IEEE;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cout4 isport(clk,clr,LD,ENT,ENP:in std_logic;p:in std_logic_vector(3 downto 0);q:out std_logic_vector(3 downto 0);cout:out std_logic);end cout4;architecture arc of cout4 issignal qi:std_logic_vector(3 downto 0);beginprocess(LD,ENT,ENP,clr,p,clk)beginif clr='0' thenqi<="0000";elsif(LD='0') thenqi<=p;elsif(ENT='0' or ENP='0') thenqi<=qi;elsif clk'event and clk ='1' thenif(clr='1'and LD='1' and ENT='1' and ENP='1') thenif( qi<15 ) thenqi<=qi+1;elseqi<="0000";end if;end if;end if;if qi=15 thencout<='1';elsecout<='0';end if;end process;q<=qi;end arc;保存文件并编译，选择菜单File→New，选择Vector Waveform File新建波形图，添加节点，参数设置为：End Time=3us, Grip size=50ns。
数字电子专业技术试题及答案
广东技术师范学院《数字电子技术》试卷及答案一、填空题（每空 1 分，共 20 分）1. 有 一数 码 10010011 ，作 为自 然 二进 制数 时 ，它 相当 于 十进制数 （ 147 ），作为 8421BCD 码时，它相当于十进制数（ 93 ）。
2. 三态门电路的输出有高电平、低电平和（ 高阻 ） 3 种状态。
3．TTL 与非门多余的输入端应接（ 高电平或悬空 ）。
4．TTL 集成 JK 触发器正常工作时，其 Rd 和 Sd 端应接（ 高 ）电平。
5. 已 知 某 函 数 F B A C D AB C D ， 该 函 数 的 反 函 数 F = （ BACD ABC D ）。
6. 如果对键盘上 108 个符号进行二进制编码，则至少要（ 7）位二进制数码。
7. 典型的 TTL 与非门电路使用的电路为电源电压为（ 5 ） V ，其输出高电平为（ 3.6 ） V ，输出低电平为（ 0.35 ） V ， CMOS 电路的电源电压为（ 3— 18 ） V 。
8．74LS138是 3 线— 8 线译码器，译码为输出低电平有效，若输入为 A 2A 1A 0=110时，输出 Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0 应为（ 10111111 ）。
9．将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM 。
该 ROM 有（ 11 ）根地址线，有（ 16 ）根数据读出线。
10. 两片中规模集成电路 10 进制计数器串联后，最大计数容量为（ 100 ）位。
11. 下图所示电路中， Y 1＝（ Y1＝A 反 B）；Y 2 ＝（Y2＝A B 反+ A B ）；（Y 3＝A B ）； Y 3 ＝（ Y 3＝AB 反 ）。
Y 1 Y 2 Y 3A B12. 某计数器的输出波形如图1 所示，该计数器是（5 ）进制计数器13．驱动共阳极七段数码管的译码器的输出电平为（低）有效二、单项选择题（本大题共15小题，每小题2分，共30 分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术仿真考试
姓名：班级：学号：题目七：集成计数器应用二
要求：用集成计数器74LS161和门电路设计一个24秒计数器，计数0~23用两位数码管显示，电路带有暂停和复位功能。
写出设计过程（约定，逻辑表达式等），设计电路图并采用适当方法进行测试，记录测试数据真值表或波形。
提示：将该设计报告及Multisim电路仿真文件保存格式为：班级+姓名+学号+题号，如：电气1234+张三+9+题目一，两个文件一起提交到教师机，注意考试时间及时保存，准时关机。
一、电路原理图及设计方案说明。
二、关键仿真结果截图（关键时刻真值表或都波形截图）
三、数电实验的总结感想和对老师的建议（畅所欲言）。