高速自适应均衡器研究与设计

2018年第5期 信息通信2018
(总第 185 期）INFORMATION&COMMUNICATIONS(Sum.N o 185)
高速自适应均衡器研究与设计
李嘉
(中国航空工业集团公司西安航空计算技术研究所，陕西西安710068)
摘要：串行器/解串器(SerDes)是目前高速数据传输系统中的主流通信技术。

随着传输量和传输速率的提高，信 道的非理想特性会损害传输信号、造成码间干扰，自适应均衡器因能对信道进行朴偿、消除码间干扰而逐渐成为 当前S e r D e s系统中的研究热点。

文章研究设计了一种结合线性均衡器和2抽头系数判决反馈均衡器的均衡系 统，判决反馈均衡器采用半速率结构和“预判决”结构以减轻时序要求，采用自适应算法和阈值跟踪技术以实现时 变信道自适应均衡。

实验结果表明，均衡系统在10G b/s的数据速率下能够正常工作，均衡信号眼图水平张开度 大于0.8U I。

关键词:线性均衡器;判决反馈均衡器；自适应均衡
中图分类号:TN715 文献标识码:A文章编号：1673-1131(2018)05-0067-02
〇引言
串行通信以其低成本、高数据速率、强抗干扰性逐步成为 当前高速通信系统中的主要通信方式，在此背景下，SerDes技 术的应用得到了很大发展。

然而信道的非理想特性严重影响 了数据传输质量，采用均衡器来补偿信道失真是主要的技术 手段。

考虑到信道的时变性和未知性，自适应均衡技术成为 当前的研究热点。

本文采用线性均衡器和判决反馈均衡器结合的系统结构 实现高速数据传输，线性均衡器从频域补偿，适于高速数据传 输，但会放大高频噪声；判决反馈均衡器是非线性均衡器，适 于处理大衰减信道，且不会放大噪声和串扰，但结构复杂，功 耗较大，反馈环路对时序要求严格。

故本文研究设计了基于 符号一符号最小均方算法的自适应均衡系统，采用半速率结 构和“预判决”结构缓解时序要求，采用自适应算法和阈值跟 踪技术实现时变信道自适应均衡。

1系统方案
1.1连续时间线性均衡器(C TLE)
本文采用3级连续时间线性均衡器结构，由两级高频增 益补偿电路和一级DC增益补偿电路组成，补偿电路均基于源 级负反馈差分放大器结构，高频增益补偿电路采用如图1(a)所示的可调节R C网络,该电路引入一个零点)c.],一个输出端主极点％,和一个次极点。

为了适应不同的信道特性，零点可以通过调节Vs即改变M s的导通电阻 来实现高频补偿，由于高频补偿是以牺牲D C增益为代价的，故在两级高频补偿电#后级联一级D C增益补偿电路(如图1 (b)所示)，通过调节来补偿D C增益。

图1CTLE (a)高频增益补偿电路（b)D C增益补偿电路1.2判决反馈均衡器(D FE)
传统判决反馈均衡器采用全速率均衡，随着传输速率的 不断提高，全速率均衡器面临着苛刻的时序限制，故有必要采 用新工艺或新结构,本文采用如图2所示的半速率DFE结构[«。

图2半速率D F E系统结构框图
输入信号为经过线性均衡后的全速率信号，该信号被分 为对称的奇偶通路交替处理，每一通路包括一个加法器和两 个D触发器，D触发器对信号判决、延时，输出信号与抽头系 数相乘，结果反馈至加法器运算。

具体工作原理如下:偶通道 均衡数据由O ddi和Even2反馈至加法器加权计算得出，其中 O ddi为奇通道第一级D触发器输出，用以消除码间干扰的第 一后标分量,Even2为偶通道第二级D触发器输出，用以消除 码间干扰的第二后标分量。

同理，可得奇通道均衡数据。

这 种反馈方式基于S-S L M S算法。

(a)加法器
本文采用如图3所示的电流模加法器，通过控制各支路 尾电流源大小实现数据均衡，其中主抽头尾电流源用Iss表示, 第i抽头对应的支路尾电流用Cilss表示，Tapi+为第i级D触
67
信息通信李嘉:高速自适应均衡器研究与设计发器延时判决结果。

根据实际应用若T a p i为正，即上一周期
数据为逻辑1时，说明其产生的码间干扰大于数据中的逻辑
低电平，需要从未均衡的数据中减去该第一后标分量,这与该
加法器实现的功能相同，此时第一抽头支路尾电流全部流过
主抽头负端，即减去了第一抽头系数的值。

(b)主从D触发器
D触发器是数字电路中的基本单元，但是在高速电路中，
传统经典锁存结构受时延限制不再适用。

本文使用如图4所
示的主从D触发器,该触发器由电流模逻辑锁存器级联而成，
两个锁存器采用互补的时钟，即交替在时钟的上升和下降沿
触发。

V D D
_________________I_____
〇
<'V o u t■
；n H^M c/^»o-jrM5,丨
MbJ^clkn
w
I
主锁存
7
器从专
■<r
&存器
图4主从D触发器
(c)基于Sign-SignLMS算法的自适应均衡
为了使系统能够自动跟踪信道衰减并实现自适应均衡, 本文采用如图5所示的基于符号-符号最小均方算法的自动阈 值跟踪和系数更新结构。

该算法源于最小均方算法，可以在 数字域向实际电路映射。

自动阈值跟踪和抽头系数更新表达 式如下
C((n+l)= C,(n)+A//-4ig>i(«.)j<g»l[rf(iJ-i)]
其中V_,i为目标数据电平，通常为信号最大摆幅,sign(e…)为本周期误差的符号值，sign[d(n-〇]为上一周期数据的逻辑值。

自适应模块分为自动阈值跟踪和系数更新两部分，图中灰色 部分是阈值跟踪模块，剩下的是系数更新模块。

为了满足高速判决反馈电路的时序要求，在误差检测过 程中采用“预判决”结构[3]，即将均衡信号与目标数据电平 Vswing+、Vswing-同时比较得到误差信号error+、error-。

同时 另一通路对均衡后的数据进行判决，若数据超过放大器阈值 Vth,则选择errors,反之选择error-,这样就可以几乎同时得到 误差符号和上一周期数据的逻辑值，随后用异或逻辑实现相 乘关系。

另一方面，当前周期数据也将对误差比较结果进行 选择，以选取合适的Vswingw，如当均衡后的数据d>>
S ign(d J为1时，表示输入数据超过该信道下期望数据高电平, 则Vswing增大，反之减小。

通过对当前信道下的期望数据电 平实时更新，可以实现不同信道衰减下的数据均衡自适应。

灵敏放大器SA1-SA5是自适应模块中的关键电路，负责 将输入信号与目标数据电平进行比较及符号运算，采用高速 触发器结构。

系数更新电路则采用全差分电荷泵积分器来实 现。

图5 Sign-SignLM S自适应均衡
2实验结果
本文针对FR-4基板的传输线信道，基于40nm CM OS工 艺,完成了 10G-SerDes自适应均衡系统的设计和仿真，图6(a)为lOGbps数据经过信道后的瞬态仿真，信号经过信道后，高 频能量严重衰减，码间干扰严重，眼图闭合。

图6(b)为均衡器 输出信号眼图，高频部分得到有效补偿，眼图打开，垂直方向 的开度达到0.72 (576mV/800mV),由I S I引起的抖动（Jitter)为0.16U I(16ps),自适应均衡效果明显。

图6 (a)10GbPs数据经过信道眼图（b)均衡器输出眼图
参考文献：
[1]Rylyakov,Alexander."An11 Gb/s2.4 mW half-rate samp­
ling 2-Tap DFE receiver in 65nmCMOS."VLSI Circuits, 2007 IEEE Symposium on.IEEE,2007.
[2]Stojanovic V,Ho A,Garlepp B W,et al.Autonomous dual-
mode(PAM2/4) serial link transceiver with adaptive equali­zation and data recovery[J].IEEE Journal of Solid-State Cir-cuits,2005, 40(4): 1012-1026.
[3]Wong K L J,Rylyakov A,Yang C K K.A5-mW6-Gb/s
quarter-rate sampling receiver with a2-tap DFE using soft decisions[J].IEEE Journal of Solid-State Circuits,2007, 42
(4):881-888.
[4]Hong Z H,Liu Y C,Chen W Z.A3.12 pJ/bit, 19-27 Gbps
receiver with2-tap DFE embedded clock and data recovery [J],IEEE Journal of Solid-State Circuits,2015, 50 (11): 2625-2634.
作者简介:李嘉（1989-),男，西安，硕士，助理工程师,研究方向:混合信号集成电路设计。

68。