第6章 中央处理器(2)-硬布线和流水线
中央处理器CPU——指令流水线
中央处理器CPU——指令流⽔线指令流⽔线概念：⼀条指令的执⾏过程划分为不同阶段，占⽤不同硬件资源，多条指令重叠操作实现并⾏处理1.顺序执⾏：⼜称串⾏执⾏⽅式；传统的冯诺依曼机器优点:控制简单，硬件代价⼩缺点：速度慢，各功能部件利⽤率低2.⼀次重叠执⾏⽅式：优点：时间缩短三分之⼀，各功能部件利⽤效率提⾼缺点：控制复杂，硬件开销增⼤3.⼆次重叠执⾏⽅式：优点：时间缩短三分之⼆，理想状态指令执⾏过程图:⽤于分析指令执⾏过程和影响流⽔线因素时空图：⽤于分析流⽔线的性能吞吐率TP:单位时间内流⽔线完成的任务数量或输出结果的数量加速⽐S：同⼀任务下，不使⽤流⽔线⽤时与使⽤流⽔线⽤时之⽐效率E：流⽔线的设备利⽤率锁存器（缓冲寄存器）：作⽤是保存本流⽔段的执⾏结果，提供给下⼀流⽔段使⽤。
影响因素：结构相关（资源冲突）：多条指令同⼀时间争⽤同⼀资源解决：1.后⼀相关指令暂停⼀周期；2.资源重复配置（数据存储器+指令存储器）数据相关（数据冲突）：在⼀个程序中，上⼀条指令执⾏完才能执⾏下⼀条指令（这两条指令即为数据相关）解决：将数据相关的指令和后续指令暂停时钟周期到问题消失再执⾏；1.硬件阻塞stall和软件插⼊NOP；2.数据旁路技术；3.编译优化：通过编译器调整指令顺序控制相关（控制冲突）：转移指令和改变PC值的指令造成断流解决：1.尽早判别转移是否发⽣，尽早⽣成转移⽬标地址2．预取转移成功和不成功两个控制流⽅向上的⽬标指令3．加快和提前形成条件码4．提⾼转移⽅向的猜准率流⽔线的分类1.根据流⽔线使⽤级别:部件功能级、处理机级和处理机间级流⽔线部件功能级流⽔：将复杂的算术逻辑运算组成流⽔线⼯作⽅式处理机级流⽔：把⼀条指令解释过程分成多个⼦过程，如取指、译码、执⾏、访存及写回5个⼦过程。
处理机间流⽔：是⼀种宏流⽔，其中每⼀个处理机完成某⼀专门任务，各个处理机所得到的结果需存放在与下⼀个处理机所共享的存储器中2，按流⽔线可以完成的功能分为：单功能流⽔线和多功能流⽔线单功能流⽔线：指只能实现⼀种固定的专门功能的流⽔线；多功能流⽔线：指通过各段间的不同连接⽅式可以同时或不同时地实现多种能的流⽔线。
第六章中央处理器
指令周期通常用若干个CPU周期来表示，CPU周期也叫机器 周期。一个CPU周期在时间上等于主存的一个存取周期。例 如，从主存取出一条指令就需要一个CPU周期。
以下通过一个简单程序的执行过程来说明指令周期的概念。
13
2、举例，一个简单程序
八进制地址
020 021 022 023 024 . . 030 031 . . 040
11
二、指令周期
指令和数据都放在内存里。从形式上看，它们 都是二进制代码， CPU是怎么准确地判别出 是指令还是数据的 ？这要从指令周期说起。
12
1、指令周期的基本概念
CPU取指令—执行指令的序列：
指令周期是取出并执行完一条指令的时间。因为各种指令的 操作功能不同，所以指令周期也不完全相同。
23
第二个CPU周期，送转移地址
CPU完成一件事： 把指令寄存器中的 地 址 码 部 分 21 送 到 程序计数器，用新 的内容 21 取代 PC 中 原先的内容25。 CPU做1个动作： IRPC
CPU完成指令操作
24
3、用方框图来表示指令周期
一个方框代表一个CPU周期，菱形符号通常用来表示某种判别或测试， 时间上依附于与它相邻的前面一个方框的CPU周期，不单独占用时间。 “~” 表示公操作，如指令执行结束后，CPU对外设中断请求的处理等。 不单独占 CPU周期
1
本章主要内容
主要内容
中央处理器的功能和组成 控制器的组成和实现方法 指令周期、时序系统与控制方式 微程序控制原理 操作控制单元的设计 流水线技术
2
一、中央处理器的功能
当我们用计算机解决某个问题时，首先要为计算机编写程序。 程序是一个指令序列，这个指令序列就是要明确告诉计算机应 该执行什么操作、数据从哪里来、结果送到哪里去。之后，一 旦把程序装入主存，就可以由计算机自动地完成取出指令和执 行指令的任务。 在程序运行过程中，在计算机的各部件之间传送着指令和数据， 形成了指令流和数据流。数据是在传送过程中得到加工和处理 的 。CPU的基本功能就是对指令流和数据流在时间与空间上实 施正确的控制。
6.1中央处理器的结构与功能-计算机系统原理-刘均-清华大学出版社
6.1.2中央处理器的基本结构
在CPU内部，有寄存器组、运算器和控 制器等。
（1）寄存器组
◦ 每一个CPU内部都会设置一些寄存器，用于 保存运算数据或运算结果。在图6.1所示的 计算机中，n个寄存器名称为R0~Rn-1。这些 寄存器需要有数据输入输出的控制信号。 数据输入寄存器的控制信号定义为Rnin，数 据输出寄存器的控制信号定义为Rnout。
6.1中央处理器的结构与功能
计算机系统中，中央处理器（Central Processing Unit，CPU）是计算机工作的指挥 和控制中心。中央处理器是由运算器和控制 器两大部分组成的。控制器的主要功能是从 内存取出指令，对指令进行译码，产生相应 的操作控制信号，控制计算机的各个部件协 调工作。运算器接受控制器的命令进行操作 ，完成所有的算术运算和逻辑运算。控制器 是整个系统的操控中心。在控制器的控制之 下，运算器、存储器和输入、输出设备等部 件构成一个有机的整体。
6.1.2中央处理器的基本结构
（2）运算器
运算器包括算术逻辑单元ALU和暂存器。ALU完成各 种算术运算和逻辑运算。暂存器用于暂存ALU运算的 数据和结果。在图6.1所示的计算机中，Y是ALU的输 入暂存器，存放一个需要ALU运算的数据。Z是ALU的 输出暂存器，存放ALU运算后的结果。暂存器Y有2个 控制信号，数据输入Y的控制信号定义为Yin，数据输 出Y的控制信号定义为Yout。暂存器Z有2个控制信号 ，数据输入Z的控制信号定义为Zin，数据输出Z的控 制信号定义为Zout。ALU有多种运算，控制信号比较 多，图6.1所示计算机中简化这些控制信号，其中+表 示ALU加法控制信号，-表示ALU减法控制信号，1->C0 表构
存储器地址寄存器MAR用来保存当前 CPU所访问的内存单元地址。由于CPU 和内存之间有速度差异，所以必须使用 地址寄存器来保存地址信息，直到内存 读写操作完成。存储器数据寄存器MDR 是CPU和主存及外部设备之间信息传送 的中转站。当通过数据总线向存储器或 外部设备存取数据时，数据暂时存放在 MDR中，因此也称为数据缓冲器。
计算机组成原理中央处理器与流水线技术
计算机组成原理中央处理器与流水线技术计算机组成原理是计算机科学中的基础课程之一，它主要研究计算机系统的硬件组成和工作原理。
而中央处理器（Central Processing Unit，简称CPU）作为计算机的核心部件之一，承担着指令的译码、执行和数据处理等关键任务。
为了提高CPU的运行效率和性能，流水线技术被引入其中。
本文将对计算机组成原理中央处理器以及流水线技术进行探讨。
一、中央处理器的基本结构和功能中央处理器作为计算机系统的核心，它主要由控制器和运算器两部分组成。
其中，控制器负责对指令的解码和控制，而运算器则负责执行这些指令并进行数据的处理。
控制器是中央处理器的指挥中枢，它接收来自主存储器的指令，并对其进行解码和分析。
解码后的指令将被传送到运算器，根据指令的要求，运算器会执行相应的运算操作，并将结果返回到主存储器或其他设备。
运算器主要由算数逻辑单元（ALU）和寄存器组成。
ALU负责执行各种算术运算和逻辑运算，寄存器则用于存储指令和数据。
在运算过程中，ALU可以根据指令的要求，通过寄存器之间的数据传输和运算来完成各种运算操作。
二、中央处理器与流水线技术的关系为了提高CPU的执行效率和性能，流水线技术被引入其中。
流水线技术是基于指令级并行的思想，将指令的执行过程划分为多个子任务，并通过流水线的方式并行执行这些子任务，从而提高CPU的吞吐量。
1. 流水线技术的原理流水线技术将整个指令的执行过程划分为多个阶段，每个阶段完成一个特定的操作。
这些阶段依次连接在一起，形成一个流水线。
当一个指令进入流水线后，它会按照顺序经过各个阶段的处理，直至完成。
而在同一时刻，不同指令的不同阶段可以并行执行，从而提高了整个流水线的效率。
2. 流水线技术的优势流水线技术的引入使得CPU能够同时处理多条指令，提高了整体的执行效率。
同时，流水线技术还具有以下几个优点：（1）资源复用：不同阶段的操作可以使用相同的硬件资源，提高硬件资源的利用率。
第六章 中央处理部件CPU习题
第六章中央处理部件CPU1、在微程序控制方式下，机器指令和微指令的关系是。
A、每一条机器指令由一条微指令来解释执行B、每一条机器指令由一段（或一个）微程序来解释执行C、一段机器指令组成的工作程序可由一条微指令来解释执行D、一条微指令由若干条机器指令组成2、在微程序控制中，把操作控制信号编成。
A、微指令B、微地址C、操作码D、程序3、微地址是指。
A、在主存中的存储地址B、在堆栈的存储位置C、在磁盘的存储位置D、在控制存储器中的存储位置4、相对于微程序控制器，硬布线控制器的特点是。
A、指令的执行速度慢，指令功能的修改和扩展容易B、指令的执行速度慢，指令功能的修改和扩展难C、指令的执行速度快，指令功能的修改和扩展容易D、指令的执行速度快，指令功能的修改和扩展难5、CPU中通用寄存器的长度取决于。
A、存储器容量B、机器字长C、指令长度D、CPU功能6、中央处理器是指。
A、运算器B、运算器、控制器和主存储器C、运算器和控制器D、控制器7、计算机操作的最小时间单位是。
A、时钟周期B、指令周期C、CPU周期D、微指令周期8、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是。
A、指令操作码的译码结果B、指令和数据的寻址方式C、指令周期的不同阶段D、指令和数据所在的存储单元9、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU周期至少是。
A、90nsB、80nsC、70nsD、60ns10、在计算机系统中，表征系统运行状态的是。
A、指令寄存器B、指令译码器C、程序状态寄存器D、地址译码器11、程序计数器的位数取决于______，指令寄存器的位数取决于______。
A、机器字长，存储器的容量B、存储器的容量，指令字长C、指令字长，机器字长D、地址总线宽度，存储器容量12、指令译码器对______进行译码。
计算机组成原理基础知识流水线技术和超标量处理器
计算机组成原理基础知识流水线技术和超标量处理器计算机组成原理基础知识：流水线技术和超标量处理器计算机组成原理是指计算机硬件的基本组成和工作原理。
在计算机科学与技术领域，流水线技术和超标量处理器是两个重要的概念。
本文将介绍这两种技术的基本原理和应用。
一、流水线技术流水线技术是指将一个复杂的操作分解成多个简单的子操作，并将这些子操作连续地执行，以提高计算机的指令执行效率。
在传统的自顶向下的设计方法中，计算机硬件主要包括控制器、运算器等单一功能模块，而在流水线技术中，计算机硬件被划分成多个阶段，每个阶段执行一个特定的功能子模块。
经典的流水线包括取指、译码、执行、访存和写回等阶段。
在取指阶段，计算机从存储器中读取指令；在译码阶段，计算机对指令进行解码并读取相应的操作数；在执行阶段，计算机执行相应的操作；在访存阶段，计算机对数据进行读写操作；在写回阶段，计算机将执行结果写回到寄存器或存储器。
流水线技术的优点是可以充分利用计算机硬件资源，提高指令的并行执行程度。
但是，流水线技术也存在一些问题，例如数据的相关性和冒险问题，需要通过一些技术手段来解决。
二、超标量处理器超标量处理器是一种在流水线技术基础上的改进方案。
传统的流水线技术中，每个阶段只能执行一个指令，而超标量处理器允许在同一个时钟周期内执行多个指令，以进一步提高计算机的执行效率。
超标量处理器主要依靠两个关键技术来实现多指令并行执行：乱序执行和动态调度。
乱序执行是指根据指令之间的依赖关系，按照合理的顺序执行指令，而不是按照指令在程序中的顺序执行。
动态调度是指通过硬件对指令进行调度，在不改变程序语义的前提下，尽可能地重排指令的执行顺序，以提高指令的并行度。
超标量处理器的工作原理可以简单描述为：在取指阶段，计算机从存储器中读取多个指令；在译码阶段，计算机对这些指令进行解码；在执行阶段，计算机并行执行多个指令；在访存阶段，计算机同时进行多个数据的读写操作；在写回阶段，计算机将执行结果写回到寄存器或存储器。
计算机组成原理知识点总结
【计算机组成原理】〔白中英〕复习第一章计算机系统概论电子数字计算机的分类〔P1〕通用计算机〔超级计算机、大型机、效劳器、工作站、微型机和单片机〕和专用计算机。
计算机的性能指标〔P5〕数字计算机的五大部件及各自主要功能〔P6〕五大部件：存储器、运算器、控制器、输入设备、输出设备。
存储器主要功能：保存原始数据和解题步骤。
运算器主要功能：进行算术、逻辑运算。
控制器主要功能：从内存中取出解题步骤(程序)分析，执行操作。
输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
计算机软件〔P11〕系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类〔P65〕按存储介质分类：易失性：半导体存储器非易失性：磁外表存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关〔随机访问〕：随机存储器RAM——在程序的执行过程中可读可写只读存储器ROM——在程序的执行过程中只读存取时间与物理地址有关〔串行访问〕：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM——静态RAM、动态RAM只读存储器ROM——MROM、PROM、EPROM、EEPROM Flash Memory高速缓冲存储器〔Cache〕辅助存储器——磁盘、磁带、光盘存储器的分级〔P66〕存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器〔cache〕、主存储器、外存储器。
主存储器的技术指标〔P67〕存储容量：存储单元个数M×每单元位数N存取时间：从启动读(写)操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间，时间单位为ns。
存储器带宽：单位时间里存储器所存取的信息量，位/秒、字节/每秒，是衡量数据传输速率的重要技术指标。
第6章(725)
第6章 中央处理器(CPU)
32
(10) PUSH R0 这条指令实现将寄存器R0中的数据压入到堆栈中。与该
指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
33
(11) POP R0 这条指令实现将堆栈栈顶的数据弹出至寄存器R0中。与
该指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
转地址)。
(4) 重复过程(1)~(3)，直到将程序中的所有指令执行完毕 为止。
第6章 中央处理器(CPU)
4
从另一个角度看，指令流和数据流是在主存与CPU内部 寄存器组之间流动的(见图6.1)， 所以对这些指令流和数据流
的有效管理也是CPU的基本功能。
第6章 中央处理器(CPU)
5
图 6.1
处理器与主存之间的通信
第6章 中央处理器(CPU)
9
图 6.3
指令周期及CPU操作
第6章 中央处理器(CPU)
10
6.1.3 微操作 1. 微操作与微命令
在指令周期内的CPU行为实际是由一系列微操作(μop)定
义的，这些微操作是将CPU行为或功能分解后的CPU最基本 的操作，分属于不同的指令子周期(CPU周期)。图6.4示出 了一个程序执行的分解过程，它描述了指令周期、CPU周期、 微操作之间的关系。
第6章 中央处理器(CPU)
27
(5) SUB R0，(X) 这条指令实现寄存器R0中的被减数减去存储器地址X间 接寻址的存储单元中的减数、将差值传送至寄存器R0中的功 能。与该指令相应的执行周期的微操作序列为:
第6章 中央处理器(CPU)
28
(6) IN R0，P 这条指令实现从I/O地址为P的I/O设备(接口)中输入数据
2010年考研北京大学计算机学科专业基础综合(408)重难点解析
第五章 输入输出管理
DMA 控制方式的流程，与通道方式、中断方式的区别，引入缓
冲的目的，快速缓存与缓冲区的区别，SPOOLing 技术的概念、 目的以及实现过程，磁盘访问时间的计算，常用的磁盘调度算
法
第一章 计算机网络体系结 计算机网络体系结构的基本概念（协议、分层、体系结构、实
构
体、接口、服务等），OSI 参考模型，TCP/IP 模型中的分层及各
层功能，带宽与时延的概念与计算
第二章 物理层
信道的概念，波特与比特/秒的关系，奈奎斯特定理与香农定理， 调制解调技术，三种常见数字数据编码（非归零码、曼彻斯特
编码和查分曼彻斯特编码）的编码方式与特点，脉冲编码调制
PCM，区分电路交换、报文交换和分组交换（数据报和虚电路）
的优缺点及适用范围，中继器和集线器的功能与特点
二进制指数类型算法），各高速局域网技术特点，中继器、网卡、 集线器、网桥和局域网交换机的作用于区别
第四章 网络层
网络层的功能，利用子网掩码划分子网，判断子网个数及子网
内允许的主机数目，根据网络前缀划分指定大小的 CIDR 地址 块，计算地址块内所包含的 IP 个数，RIP、OSPF 及 BGP 三种路
过程
第六章 应用层
域名解析过程（递归查询、递归与迭代相结合），FTP 的控制连
接和数据连接的区别，SMTP 协议和 POP3 协议的区别，HTTP 协
议的工作原理
第2页 共2页
考研全程辅导专家
第3页 共2页
立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄
存器间接寻址、基址寻址、变址寻址和相对寻址），CISC 与 RISC
组成原理
第五章 中央处理器
的特点及比较 CPU 的功能与结构，指令执行过程（各个周期的原理、顺序及
计算机组成原理--教学大纲
计算机组成原理教学大纲是计算机专业系统能力培养核心课程。
采用系统观、构造观和工程观的教学设计，研究冯诺依曼计算机各功能部件的工作原理与设计方法，指导大家进行系列组成原理实验，提升智能硬件设计及软/硬协同计算机系统编程能力！提升研究生入学组成原理备考能力。
课程概述“计算机组成原理”是一门理论性、工程性、技术性和实践性都很强的核心专业基础课程，在计算机学科系列课程中处于承上启下的作用。
课程教学目标是通过相关的教学活动，帮助学生理解计算机基本组成部件(包括运算器、控制器、存储器、输入/输出)的结构、工作原理、内部运行机制和设计方法。
加深学生对计算机软、硬件系统的整体化理解，建立硬件/软件协同的整机概念，并有效增强学生的计算机系统设计能力。
课程学习为研究生考试、后续课程（如系统结构，并行编程、嵌入式系统、接口技术）的学习，参加IT企业招聘等都奠定了坚实的基础。
本MOOC 课程具有如下特点：1.面向系统能力培养的教学设计结合课程特点与教学目标，创造性提出基于构造观、系统观、工程观的教学设计。
其中，构造观重在培养软/硬功能部件设计方法，提升部件级的设计能力；系统观强调硬件结构对软件执行正确性及性能的影响，提升学生软硬协同的系统分析与解决问题的能力；工程观训练考虑工程制约因素,选择恰当技术、优化工程的意识，提升系统实现能力。
2.精心设计实验内容结合教学团队多年系统能力培养实践教学经验，参考国际一流计算机专业相关课程的先进经验，引入了易学易用的免费开源虚拟仿真实验平台，本着理论实践一体化、实验目标系统化、课内课外协同化等原则，建立了逐层递进、立足计算机系统、设计型实验为主导的实践教学体系开发了系列原创的课程实验，引导学生从逻辑门电路开始逐步设计运算部件、存储器、数据通路和控制器、流水线冲突冒险机制直至完整的MIPS 流水CPU来深入理解计算机软硬件系统。
授课目标通过该课程的学习，使学生全面、系统地掌握冯·诺依曼结构计算机各组成部件的基本结构、工作原理、内部运行机制和基本设计方法；加深学生对计算机软、硬件系统的整体化理解，建立硬件/软件协同的整机概念，并有效增强学生的计算机硬件素养和软件协同的系统观，有效增强学生的计算机系统设计能力。
cpu架构的名词解释
cpu架构的名词解释随着计算机技术的发展，中央处理器（CPU）作为计算机的核心组件之一，扮演着至关重要的角色。
CPU架构是指CPU设计和实现的基本原理和结构。
本文将对CPU架构的相关名词进行解释，以便帮助读者更好地理解和掌握计算机硬件知识。
1. 位宽（Bit Width）位宽指的是CPU处理数据时一次能够处理的二进制位数。
它决定了CPU在一次操作中能够处理的数据量大小。
例如，一个32位的CPU可以在一次操作中处理32位（4字节）的数据。
位宽越大，CPU可以处理的数据范围越广，但也意味着需要更大的内存和更高的功耗。
2. 指令集架构（Instruction Set Architecture，ISA）指令集架构是一套给定计算机体系结构下的机器语言指令集合。
ISA定义了CPU与软件交互的规则和接口。
它决定了CPU如何执行指令，包括指令的格式、寻址方式以及对寄存器和内存的操作等。
常见的ISA包括x86、ARM、MIPS等。
不同的ISA针对不同的应用场景和需求进行了优化，因此选择适合的ISA对于特定用途的计算机系统至关重要。
3. 流水线（Pipeline）流水线是一种将CPU的指令执行过程划分为多个阶段，以提高指令处理效率的技术。
在流水线中，不同的指令可以同时在不同的阶段执行，从而实现指令级并行。
典型的流水线阶段包括指令取址、指令译码、执行、写回等。
通过流水线技术，CPU可以在同一时钟周期内执行多个指令，从而提高整体性能。
4. 超标量（Superscalar）超标量是指可以在同一时钟周期内同时执行多条指令的CPU架构。
它通过多个独立的功能单元和资源，可以同时执行多条独立的指令，从而进一步提高指令级并行性。
超标量处理器通常具有多个指令发射单元和执行单元，可以通过重命名（Renaming）和乱序执行（Out-of-Order Execution）等技术，实现指令的并行执行。
5. CISC与RISCCISC（Complex Instruction Set Computer）和RISC（Reduced Instruction Set Computer）分别是复杂指令集计算机和精简指令集计算机的缩写。
计算机组成课件
控制信号
…
CU
时钟
CPU的数据通路
Ad IRout IRin PCin CPU 内 部 总 线
OF DF IF TF SF ZF 方向 标志 中断允 许标志 陷阱 标志
控制器部分
功能： （1）取指令，并指出下一条指令在主存中的位置。 （2）指令译码，产生相应的操作控制信号，以便启 动规定的动作。 （3）指挥并控制CPU、主存和输入/输出设备之间 的数据流动方向。
组成： 程序计数器（PC） 用来存放正在执行的指令地址或接着要执行的下条 指令地址。 对于顺序执行的情况，PC的内容应不断地增量 （加“1”），以控制指令的顺序执行。 遇到需要改变程序执行顺序的情况时，将转移的 目标地址送往PC，即可实现程序的转移。 指令寄存器（IR） 指令寄存器用来存放从存储器中取出的指令。
3.联合控制方式 这是同步控制和异步控制相结合的方式。实际上 现代计算机中几乎没有完全采用同步或完全采用异 步的控制方式，大多数是采用联合控制方式。 一种情况是，大部分操作序列安排在固定的机器周 期中，对某些时间难以确定的操作则以执行部件的 “回答”信号作为本次操作的结束。例如CPU访问主 存时，依靠其送来的“READY”信号作为读／写周期 的结束。 另一种情况是，机器周期的节拍脉冲数固定，但是 各条指令周期的机器周期数不固定。
由于不同的指令，操作时间长短不一致，同步控制 方式应以最复杂指令、最复杂的微操作时间作为统 一的时间间隔标准。这种控制方式设计简单，容易 实现，但是对于许多简单指令来说会有较多的空闲 时间，造成较大数量的时间浪费，从而影响了指令 的执行速度。
中央处理器
数据寄存器 DR
+ － ALU=A ALU=B
A
B
ALU
⊕ ⊙
∧ ∨
PC→AB
AR→AB DR→DB DB→DR PC→AB
ALU→GR
内部控制信号
ADS M/IO W/R
ALU→DR
ALU→AR
地址寄存器 AR
AR→AB
数据总线 DB
地址总线 AB
控制总线 CB
6.3 指令的执行 6.3 指令的执行
CLK2
指令译码器
DR→ALU(A) DB→IR ALU→PC DR→ALU(B)
脉冲源
NZVC
时序控制信号形成部件
数据寄存器 DR
+ － ALU=A ALU=B
A
B
ALU
⊕ ⊙
∧ ∨
PC→AB
AR→AB DR→DB DB→DR PC→AB
ALU→GR
内部控制信号
ADS M/IO W/R
ALU→DR
（1）ADD rs，rs1指令的微操作流程图 （1）ADD rs，rs1指令的微操作流程图
PC→ A B A D S(T 1) ， M / IO =1 ， W/ R =0
D B → IR ， P C ＋ 1
rs1 → G R (rs1) → A LU (A )
rs → G R
(rs) → A LU (B)
时钟周期 T
机器周期 M1
机器周期 M2 指令周期
机器周期 M3
机器周期 M4
2.指令的执行 2.指令的执行
(1)指令的执行过程 ① 取指令 根据指令计数器PC提供的地址从主存储器中读取现行指令，送到主存数 据缓冲器MDR中。然后再送往CPU内的指令寄存器IR中。同时改变指 令计数器的内容，使之指向下一条指令地址或紧跟现行指令的立即数或 地址码。 ② 取操作数 如果是无操作数指令则可直接进入下一个过程。如果需要操作数则根据寻 址方式计算地址，然后到存储器中去取操作数。如果是双操作数指令则 需两个取数周期； ③ 执行操作 根据操作码完成相应的操作并根据目的操作数的寻址方式存结果。
计算机组成原理-第6章 中央处理器
9、制造工艺 线宽是指芯片内电路与电路之间的距离，可 以用线宽来描述制造工艺。线宽越小，意味着芯 片上包括的晶体管数目越多。Pentium Ⅱ的线宽 是0.35μm，晶体管数达到7.5M个；Pentium Ⅲ的 线宽是0.25μm，晶体管数达到9.5M个；Pentium 4的线宽是0.18μm，晶体管数达到42M个。近年 来线宽已由0.15μm、0.13μm、90nm一直发展到 目前最新的65nm，而45nm和32nm的制造工艺 将是下一代CPU的发展目标。
4、前端总线频率 前端总线（Front Side Bus），通常用FSB表 示，它是CPU和外界交换数据的最主要通道，主 要指连接CPU和北桥芯片，因此前端总线的数据 传输能力对计算机整体性能作用很大。 在Pentium 4出现之前，前端总线频率与外 频是相同的，因此往往直接称前端总线频率为外 频。随着计算机技术的发展，需要前端总线频率 高于外频，因此采用了QDR（Quad Date Rate） 技术或者其他类似的技术，使得前端总线频率成 为外频的2倍、4倍甚至更高。
从程序运行的角度来看，控制器的基本功能 是对指令流和数据流在时间与空间上实施正确的 控制。
对指令流的控制： 指令流出的控制 指令分析与执行的控制 指令流向的控制
对数据流的控制主要应包括对数据的流入 与流出的控制；对数据变换、加工等操作的控 制。
对于冯·诺依曼结构的计算机而言，数据流 是根据指令流的操作而形成的，也就是说数据 流是由指令流来驱动的。
… 状态寄存器 节拍发生器 译码器 地址形成中断控制逻辑
指令结束 中断请求
时钟
操作码
地址码
1、指令部件 指令部件的主要任务是完成取指令并分析指 令。指令部件包括： ⑴ 程序计数器（PC） ⑵ 指令寄存器（IR） ⑶ 指令译码器（ID）：指令译码器又称操作码译 码器或指令功能分析解释器。暂存在指令寄存器 中的指令只有在其操作码部分经过译码之后才能 识别出这是一条什么样的指令，并产生相应的控 制信号提供给微操作信号发生器。
《计算机组成原理》教学大纲
《计算机组成原理》教学大纲一、课程基本信息课程中文名称：计算机组成原理课程英文名称：Principles of Computer Composition课程编码：课程类型：学科基础课总学时：64理论学时：52 实验学时：12学分：4适用专业：计算机类专业先修课程：数字逻辑开课院（部）：计算机科学与工程学院二、课程的性质与任务《计算机组成基础》是计算机类专业必修的一门学科基础课。
本课程介绍计算机系统的组成原理及内部工作机制，包括计算机各大部件的结构、工作原理、逻辑实现、设计方法及其互连构成计算机整机的技术，旨在使学生掌握计算机硬件各子系统的组成原理及实现技术，深刻理解程序在计算机硬件上被执行的过程，建立计算机系统的整体概念，对培养学生设计开发计算机系统的能力有重要作用。
为今后计算机网络、操作系统、计算机体系结构及专业方向课程的学习打好基础。
三、课程教学基本要求1、计算机组成原理课程的内容比较抽象，教学中需要结合实际例子进行讲授。
2、讲授比较复杂的过程，如指令周期的步骤，可以通过动画演示，帮助学生理解。
也可以结合实验，讲解数据通路。
3、要求学生课前预习，课后复习，尽量完成课后所有习题，帮助消化理解教学内容。
对于典型的习题，应该在习题课上详细讲解。
选讲一些综合性的考研试题，帮助学生开拓思路。
4、注重实验的教学效果，实验不能仅仅停留在做出结果，一定要让学生知其所以然，并且能初步进行一些设计。
四、理论教学内容和基本要求第一章计算机系统概论（一）讲授内容：1.1 计算机的分类1.2 计算机的发展简史1.3 计算机的硬件1.4 计算机的软件1.5 计算机系统的层次结构（二）基本要求：（1）了解计算机软硬件的概念，软件的分类；（2）理解计算机的系统层次结构，包括计算机硬件的基本组成(五大部件的构成)，以及计算机的基本工作过程；（3）掌握计算机的工作原理、硬件的主要技术指标。
（三）重点及难点：重点：计算机的工作原理、计算机的层次结构第二章运算方法和运算器（一）讲授内容：2.1 数据与文字的表示方法2.2 定点加法、减法运算2.3 定点乘法运算2.4 定点除法运算2.5 定点运算器的组成2.6 浮点运算方法和浮点运算器（二）基本要求：（1）掌握各种数制及其相互转换的方法、无符号数和有符号数的表示方法。
2-第六章 中央处理器武大计算机课件考研
IFU中目标地址送PC，其他什么都不做（只要保证存储部 件不发生写的动作） 如何保证存储部件不发生写？
<11:15>
<0:15>
ALU
Mux
32
Mux
imm16
16
32
1
Data In32 Clk
ALUSrc = x
WrEn Adr Data Memory
32
1
ExtOp = x
Extender
15
4
ADD / SUB 指令
addrd, rs, rt
31 26 21 16 11 6 0
op
6 bits
rs
5 bits
rt
5 bits
rd
5 bits
shamt
5 bits
funct
6 bits
M[PC]
取指(每条指令一样)
R[rd] ← R[rs] + R[rt] 实际操作(每条指令可能不同)
设计单周期数据通路的控制器设计方法1根据每条指令功能分析控制信号取值并在表中列出2根据列出的指令和控制信号关系写出每个控制信号的逻辑表达式subaddrdrsrtmpc取指每条指令一样rrdrrsrrt实际操作每条指令可能不同pcpc计算顺序执行时pc的值每条指令一样oprsrtrdshamtfunct1116212631sub30303016imm163030branchpreviouszeroprevious00addr31
32
1
ExtOp = 1
Extender
ALUSrc = 1
12
Branch指令译码后的执行过程 31 26 21 16
op rs rt immediate
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
硬布线控制的计算机
在运算控制器逻辑图， ‚时序控制信号形成部件‛产生 控制计算机各部分操作所需的控制信号，这个部件组成有两种 方式： （1）微程序控制方式 （2）硬布线控制方式
硬布线控制方式： 通过逻辑电路直接连线而产生的，所以又称为组合逻 辑控制方式。 至于控制器的其他组成部分，诸如时钟、启停电路、程序 计数器、指令寄存器以及电路配合问题等等，则不因控制方式 而异。
2．硬布线逻辑的实现途径
硬布线逻辑可用PLA（可编程逻辑阵列，地址与存储 区或均可编程）、PAL（可编程阵列逻辑，与可编程、 或不可编程、增加三态输出器件及记忆元件）、GAL （通用阵列逻辑，与或均可编程、输出逻辑宏单元） 或半定制电路门阵列（GA）来实现。
6.4.4 硬布线控制逻辑设计中的若干问题
1. SPARC 的逻辑图
图6.30是Fujitsu 公司于1989年生产的基于 SPARC 的MB86901芯片的逻辑框图，主频为25MHz。 图6.30的右半部分基本上是运算器，左半部分为控 制器。中间有4个专用寄存器。
四级流水线：四条指 令同时执行（最后一 条正从存储器取）
与存储器交 换数据通过 结果寄存器
6.4.3
硬布线控制器的组成
图6.26控制器总框图
1．程序计数器和中断控制逻辑
程序计数器的输入:有四种来源。 (1)开机后的reset信号，将PC置以初始地址； (2)顺序执行指令:由PC+1形成下一条指令地址； (3)转移:由ALU送来转移地址(通过ALU部件计 算有效地址) (4)外来中断请求信号:若CPU响应中断，则由 中断控制逻辑部件产生中断入口地址。
中央处理器CPU是整个计算机的核心。控制单元CON（时序控
制信号形成部件）是控制器的核心。
控制单元的输入包括：
时序信号 机器指令操作码 各部件的状态反馈信号等 输出的微操作控制信号有两个去向： CPU内部的控制信号，用于控制寄存器之间的数据传送、以 及实现CPU功能的其它操作。 CPU外部的控制信号，即送往主存或外设的控制信号，用于 控制CPU与主存和外设的数据交换。
4. 指令预取和乱序执行
指令预取：提前从存储器取出指令，暂存在CPU的指
令预取部件中；指令取出后可预先分析，可提前取 出该指令所需的操作数。 这样，当指令进入流水线后，取指和取数都在 CPU内部进行，提高了速度。 乱序执行：对取出的指令预分析，CPU将多条指令不 按程序规定的顺序执行（无数据相关、硬件有空）
cyB’=cyA cyB。
根据逻辑表达式 画出逻辑图(仅有 两条指令)如下：
6.4.2
操作控制信号的产生
1．操作码译码器 指令:操作码+地址码 在机器内设置一个指令译码器 输入:操作码 输出:反映出当前正在执行的指令。 由译码器的输出和机器周期状态 cyl～cy4作为输入，使 用逻辑电路产生操作控制信号。
如按指令部件和执行部件顺序操作来考虑可将程序 的执行过程表示成：
优点：控制简单
缺点：机器各部分利用率不高。
（2）两级流水线:假如每个部件完成操作所需的时间 为T，那么尽管每条指令的执行时间为2T，但当第一条 指令处理完后，每隔T时间就能得到一条指令的处理结 果，相当于把处理速度提高一倍。
两条指令在时间上 重叠
与微程序控制相比，硬布线控制的速度较
快。其原因是微程序控制中每条微指令都 要从控存中读取一次，影响了速度，而硬 布线控制主要取决于电路延迟。因此，近 年来在某些超高速新型计算机结构中，又 选用了硬布线控制，或与微程序控制器混 合使用。
6.4.1
时序与节拍
一条指令的实现可分成:取指、计算地址、取数及执行 等几个步骤。在微程序控制方式中，每一步由一条微指令实 现，而硬布线控制方式则由指令的操作码直接控制并产生实 现上述各步骤所需的控制信号。一条指令的每一步由一个机 器周期实现，如何区分一条指令的四个机器周期呢? 可考虑的方法有： 1. 两位计数器的译码输出产生的四个状态来表示当前所 处的机器周期，（2－4译码器）如图6．22所示； 2. 用四位触发器来分别表示四个周期，当机器处于某一 周期时，相应的触发器处于‚1‛状态，而其余三个触发器 则处于‚0‛状态，四位移位寄存器即可实现此功能。
（3）同种类型的指令所需要的控制信号大部分相同。 如：所有的算术逻辑运算指令仅在ALU的操作命令及 是否置状态位上不同，其他均完全相同。 （4）在确定指令操作码时，要认真做好分类。 例如，某机有128条指令，7位操作码(OP0～OP6)，其中 有十六条算术逻辑运算指令，那么可以令这些指令的三 位操作码完全相等(例如OP0～OP2为001)，而OP3～OP6 分别表示16条指令，设命令A是所有算术逻辑指令在cy2 周期中都需产生的，则： A＝加法指令· cy2+减法指令· cy2+逻辑加指令 · cy2+…＝(加法指令+减法指令+逻辑加指令+…)cy2＝ OP0· OP1· OP2· cy2
cyB’=cyA cyB+cyA cyB=cyB。
B指令:cyA’=cyA cyB+cyA cyB=cyB； cyB’=cyA cyB。
A指令:cyA’=cyA cyB+cyA cyB； cyB’=cyA cyB+cyA cyB=cyB。
B指令:’=cyA cyB+cyA cyB=cyB ；
3、 根据指令功能，确定每一条指令所需的机器周期数以 及每一周期所完成的操作 对于复杂的操作，如乘法，采用加法与移位操作，每 一位乘执行一个周期等方法。 微操作信号 = 指令名∧机器周期 ∧ 节拍 ∧ 条件 4. 综合所有指令的每一个操作命令（写出逻辑表达式， 并化简之） 如：‚+‛ = 加法指令· （cy2+cy4）+减法指令· cy2+转移指 令· cy2+…… ‚读‛ = cy1+加法指令· cy3+减法指令· cy3+……
6.6 CPU举例
6.6.1 RISC的CPU
本节主要以 Sun 微系统公司的 SPARC 结构为 例来说明CPU(RISC)的构成，并进一步讲述一些基 本原理。 SPARC 指令系统已在第5章中介绍过。 在RISC机的指令系统已确定的前提下，为了达 到高速运算的目的，在硬件实施方面采取流水线 组织尽量使大多数指令在一个机器周期内完成， 并尽量缩短机器周期时间。
指令缓冲 寄存器 Y寄存器用 来配合进行 乘法运算 TBR 提供中 断程序入口 地址的高位 部分 对齐电路：字节 、半字等在寄存 器中靠低位存放 （存储器只是边 界对准的）
图 6.30 MB86 901 逻辑框 图
流水线上 三条指令 的地址
WIM 中存放 与寄存器组 PSR 为程序 有关的窗口 状态寄存器 寄存器编号
6.5
流水线工作原理
各条指令在执行过程中，机器的各部分在某些周期内 在进行操作，而在某些周期内是空闲的。
如果控制器调度恰当，让各个部件紧张工作，可提高 计算机运行速度---从而产生了流水线结构。
1．流水线基本工作原理
（1）顺序串执行过程：计算机执行程序是按顺序的方 式进行的，即程序中各条机器指令是按顺序串行执行 的。
16
硬布线控制逻辑设计中的若干问题
1．指令操作码的代码分配 主要目标：简化控制部分的电路，减少延迟时间。 主要难点： (1)CISC不定长操作码的译码困难； (2)为后续升级系统预留指令位置困难。 2. 确定机器周期、节拍与主频 保证大部分指令在一个周期内完成，部分指令通过如
‚ready”信号等方式来增加机器周期来完成。
7位OP
2．操作控制信号的产生
‚组合逻辑电路‛究竟是由什么组成的? 以加法指令为例，如 6.1一条加法指令的功能是由四个机 器周期cyl～cy4完成的，分别为取指、计算有效地址、取操作 数、进行加法运算并送结果。
取指令周期:控制信号的逻辑式为：
PC→AB=加法指令 · cy1 ADS=加法指令 ·cy1 · T1 M／IO=加法指令 ·cy1 W／R=加法指令 ·cy1 DB→IR=加法指令 ·cy1 PC+1=加法指令 ·cy1
硬布线控制与微程序控制的比较
１. 实现 微程序控制通过控制存储器内的代码来实现，调试、修 改方便； 硬布线控制通过组合电路实现，调试、修改复杂。 2. 性能 微程序控制速度较慢； 硬布线控制速度很快，主要用于高速和RISC机器中。
6.4.5
控制器的控制方式
每条指令和每个微操作所需的执行时间不相同，如何 形成控制不同微操作序列的时序控制信号就有多种方法， 称为控制器的控制方式，常用的有同步控制方式、异步控 制方式和联合控制方式等。
在计算地址周期cy2, 列出逻辑表达式 rsl→GR=加法指令 · cy2 （rsl)→ALU=加法指令 · cy2 …… ALU→AR=加法指令 · cy2
图6.25
实现rs1→GR，(rs1)→ALU的逻辑图
对每一条指令都进行同样的分析，得出逻辑表达式。
主要结论：
（1）取指周期cy1的信号对所有指令均相同。 （2）同一控制信号可能在多个指令中运用。 如：‘+’= 加法指令· cy2+ 加法指令· cy4 + 减法指 令· cy2+ 转移指令· cy2+…… 设某机有7位操作码(OP0～OP6)，已知加法指令的操作码为 0001100，则形成加法指令信号的逻辑表达式为： 加法指令＝OP0· OP1· OP2· OP3· OP4· OP5· OP6。
译码输出4 位
两位计数 器
图6.22用计数器译码器形成机器周期信号
由于每条指令的功能不同，机器周期数和长短有所不同 , 计 数器或移位寄存器的工作时序发生变化的规律与指令有关。
当前周 期计数 状态 下一周 期计数 状态
A指令需4 个机器周期
B指令需3个机器周期 A指令:cyA’=cyA cyB+cyA cyB；