单片机基础考试考点(第3版)

A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0 O7 O6 O5 O4 O3 O2 O1 O0
/PSEN /EA +5V
/OE
口 P2 线 .7 地 A 址 线 15 最 低 1 地 址 最 高 1 地 址 Intel
P2 P2 P2 P2 P2 P2 P2 P0 P0 P0 P0 P0 P0 P0 P0 .6 .5 .4 .3 .2 .1 .0 .7 .6 .5 .4 .3 .2 .1 .0
A7 A6 A5 A4 A3 A2 A1 A0
O7 O6 O5 O4 O3 O2 O1 O0 /PSEN /EA +5V /OE
P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 /PSEN
O7 O6 O5 O4 O3 O2 O1 O0 /OE
口 P2 线 .7 地 A 址 线 15 最 低 0 地 址 最 高 0 地 址 Intel
PC
ORG 0000H START: LJMP MAIN ORG 0003H LJMP INTT0 ORG 000BH LJMP TTC0 ORG 001BH LJMP TTC1 ORG 0100H MAIN: MOV SP, #2FH SETB EA SETB ET0 SETB ET1 SETB EX0 SETB IT0 MOV TMOD, #22H MOV TH0, #9CH MOV TL0, #9CH MOV TH1, #6AH MOV TL1, #6AH
•
•
图1.4 以运算器为中心的计算机框图 图
图1.5 以存储器为中心的计算机框
40个字节单元如何使用？
• 0003H～000AH：外部中断0中断地址区
000BH～0012H：定时器/计数器0中断地址区 • 0013H～001AH：外部中断1中断地址区 • 001BH～0022H：定时器/计数器1中断地址区
80C51单片机中断系统内部结构图
TCON IT 0 ＝ 0 IN T 0 IT 0 ＝ 1 T0 1 PX0 IE 0 EX0 PT0 TF0 EX0 IT 1 ＝ 0 IN T 1 IT 1 ＝ 1 T1 PX1 IE 1 EX1 PT1 TF1 ET1 TX R X TI RI SCO N 中断标志 ≥ 1 ES 源允许 EA 总允许 PS 0 1 0 1 0 优先级 自 然 优 先 级 低 级 中 断 请 求 PC 矢量 地址 硬件查询 0 1 0 1 矢量 地址 1 IE IP 自 然 优 先 级 高 级 中 断 请 求 PC
开始
产生500μ s的等宽正方波连续脉冲，由P1.0 输出,以查询方式完成。 ORG 1000H TMOD， TH1， #00H；T/C1方式0 #0FCH；设计数初值 MOV
TMOD初 始 化 计数初值初始化 中断初始化 启动定时器 N
MAIN：MOV
MOV
MOV IE，
TL1，
#03H；
#00H；禁止中断
SETB
LOOP：JNB MOV MOV
TR1；
启动定时器
定时时间到 Y 重置计数初值 清计数溢出标志 P1.0口 线 取 反
TF1， LOOP；查询计数溢出否 TH1， #0FCH；重置计数初值 TL1， #03H；
CLR
CPL AJMP END
TF1；清计数溢出标志
P1.0； LOOP； 输出取反 重复循环
中断响应的条件是什么？
• 1 CPU正处在位一个同级或高级的中断的服务中 • 2 查询中断请求的机器周期不是当前指令的最后一个机 器周期 • 3 当前指令是返回指令（RET,RETI）或访问IE,IP的指令 • •
复位后的状态是怎样的？
PC为0000H，SP为07H,各I/O口锁存器为FFH，SBUF状态不 定，其他寄存器大多被置为00H
80C51 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 74LS373 ALE P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 G D7 D6 D5 D4 D3 D2 D1 D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
2716 /CE
P2 P2 P2 P2 P2 P2 P2 P0 P0 P0 P0 P0 P0 P0 P0 .6 .5 .4 .3 .2 .1 .0 .7 .6 .5 .4 .3 .2 .1 .0
A A A A A A 14 13 12 11 10 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
A A A A A A 14 13 12 11 10 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2764（2）芯片内部存储单元的地址范围8000H～0BFFFH
7.2.4 8255接口应用
1、8255与单片机的接口电路设计
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
2764（2）芯片内部存储单元的地址范围8000H～9FFFH
80C51 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 /CE
2764(1) /CE A12 A11 A10 A9 A8 74LS373 P2.6 P2.4 P2.3 P2.2 P2.1 P2.0
P2 P2 P2 P2 P2 P2 P2 P0 P0 P0 P0 P0 P0 P0 P0 .6 .5 .4 .3 .2 .1 .0 .7 .6 .5 .4 .3 .2 .1 .0
A A A A A A 14 13 12 11 10 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
HERE: LJMP HERE ORG 0200H INTT0: CPL TR0 RETI ORG 0300H TTC0: CPL P1.0 CLR TR0 SETB TR1 RETI ORG 0400H TTC1: CPL P1.0 CLR TR1 SETB TR0 RETI END 产生2:5的矩形波程序清单
• 例：设内部RAM 40H，41H
单元中分别存放8位二进制
数，现分别取这两个单元 中的半个字节，合并成一 个新字节存放在42H单元中 。要求如下：42H单元新字 节的低半字节取自40H单元 的低半字节，而高半字节
开始 取 40H单 元 内 容 保 留 40H单 元 低 半 字 节 取 41H单 元 内 容 保 留 41H单 元 低 半 字 节 合字并保存 结束
2764(1) /CE A12 A11 A10 A9 A8 P2.4 P2.3 P2.2 P2.1 P2.0
2764(2) /CE A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
A7 A6 A5 A4 A3 A2 A1 A0
• 0023H～002AH：串行中断地址区
• 例 （1） P1.0=ACC.2∧B.5∨PSW.3∧ P2.5； • MOV C， ACC.2； • ANL C， B.5； • ORL C， PSW.3； • ANL C， P2.5; • MOV P1.0，C • （2） P3.7= （ACC.5∧ P1.5 ）∨（B.3 ∨ PSW.4） • MOV C， ACC.5; • ANL C, P1.5； • MOV 7FH， C； • MOV C， B.3； • ORL C， PSW.4; • ORL C, 7FH; • MOV P3.7，C
2764(2) /CE A12 A11 A10 A9 A8
ALE P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0
G D7 D6 D5 D4 D3 D2 D1 D0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
A7 A6 A5 A4 A3 A2 A1 A0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
取自41H单元的低半字节。
• • • • • • • • • • • • •
（7）程序清单； ORG 2000H START: MOV R1， MOV A， ANL A， SWAP A； INC R1； XCH A， ANL A， ORL A， INC R1； MOV @R1， END
#40H；初始化数据指针R1的内容 @R1； 取40H单元内容送A #0FH；保留40H单元内容低4位 40H单元内容高低半字节互换 修改数据指针R1的内容 @R1； (A)与@R1内容互换 #0FH；保留41H单元内容低四位 @R1； 合字生成新字节 修改数据指针R1的内容 A； 新字节送42H单元保存
A A A A A A 14 13 12 11 10 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
2764（1）芯片内部存储单元的地址范围0000H～1FFFH
口 P2 线 .7 地 A 址 线 15 最 低 1 地 址 最 高 1 地 址 Intel
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1源自文库
1
1
2764（1）芯片内部存储单元的地址范围4000H～7FFFH
口 P2 线 .7 地 A 址 线 15 最 低 1 地 址 最 高 1 地 址 Intel
P2 P2 P2 P2 P2 P2 P2 P0 P0 P0 P0 P0 P0 P0 P0 .6 .5 .4 .3 .2 .1 .0 .7 .6 .5 .4 .3 .2 .1 .0
A A A A A A 14 13 12 11 10 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2716存储器芯片内部存储单元的地址范围F800H～FFFFH
80C51 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 74LS373 ALE P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 G D7 D6 D5 D4 D3 D2 D1 D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
O7 O6 O5 O4 O3 O2 O1 O0 /PSEN /EA +5V /OE
O7 O6 O5 O4 O3 O2 O1 O0
O7 O6 O5 O4 O3 O2 O1 O0 /OE
口 P2 线 .7 地 A 址 线 15 最 低 0 地 址 最 高 0 地 址 Intel
P2 P2 P2 P2 P2 P2 P2 P0 P0 P0 P0 P0 P0 P0 P0 .6 .5 .4 .3 .2 .1 .0 .7 .6 .5 .4 .3 .2 .1 .0
WR RD P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 Q7 D7 Q6 D6 Q5 D5 Q4 D4 D3 373 Q3 Q2 D2 Q1 D1 Q0 D0 G OE WR RD RESET CS
PA
8051
A1 A0
PB 8255
ALE
EA VCC
D7 D6 D5 D4 D3 D2 D1 D0